FPGA 入门 29：IP 核怎么调——IP Catalog、配参数、例化与 OOC

更新时间：2026-09-12。本文是 fpga/ 入门层第 31 篇。常用 IP 有哪些见 常用 IP 核，PLL 专篇见 PLL·MMCM 时钟向导，ILA 见 ILA 第一次用。

本文要回答的问题

• IP 核的硬核、软核、加密网表核三种形态各是什么，为什么标准模块几乎都应该调 IP 而不是重造？
• 在 Vivado 里从 IP Catalog 搜索、配置参数、Generate 产物到 RTL 例化，完整流程每一步生成了什么文件？
• IP 例化语句长什么样，命名端口连接、悬空端口处理、参数覆盖各自的规则是什么？
• OOC（Out-of-Context）综合为什么能省时间，顶层综合时 IP 显示黑盒是否正常？
• FIFO、clk_wiz、BRAM 三类最常用 IP 各有哪些必须正确连接的握手与状态信号（full/empty、locked、校准完成）？
• IP 的复位时序、时钟、跨时钟域配置有哪些典型要求，没按手册接会出现什么症状？
• IP 版本升级、工程迁移、仿真模型缺失、改参数未重新生成这些工程问题如何排查？

一、IP 核三种形态

形态	是什么	例子
硬核	固定在芯片里的专用电路	DSP48、BRAM、SerDes、DDR/PCIe 硬核
软核	可综合 RTL/网表，配参数生成	FIFO Generator、blk_mem、UART
加密网表核	只给加密网表	商用复杂协议核

二、Vivado 调用流程（以 FIFO 为例）

1. IP Catalog 搜 fifo → 双击 FIFO Generator；
2. GUI 配参数：Native/AXI、位宽、深度、FWFT、almost 标志、复位；
3. Generate → 生成源码、例化模板、约束、仿真模型；
4. RTL 里例化（Instantiation Template 复制端口）；
5. 实现时 IP 以 OOC 单独综合。

五步串成一条流水线，每步的产物决定出问题时去哪一层排查：

高亮的 Generate 是整条链的分水岭：它之前是「选择」，之后一切都是产物。改参数没重新 Generate，下游拿到的还是旧网表，这是后文排障清单里反复出现的根因。

三、例化片段

// 由 Vivado "Create Instantiation Template" 生成, 按信号连
fifo_generator_0 u_fifo (
    .clk    (clk),          .srst   (rst),
    .din    (wr_data),      .wr_en  (wr_en),
    .full   (full),
    .dout   (rd_data),      .rd_en  (rd_en),
    .empty  (empty),
    .data_count (count)
);

clk_wiz 例化后务必用 .locked(locked)，等 locked=1 再让下游工作。

例化在系统里的位置，本质是把 IP 当黑盒围在自研逻辑中间：

注意 full/empty/count 这条支路：数据口谁都会连，真正决定集成质量的是状态信号有没有进控制逻辑——full 时还写、empty 时还读，是 FIFO 集成事故的第一名。

四、OOC 综合

• IP 单独综合成网表，改顶层时不重复综合大 IP，省时；
• 顶层综合时 IP 是黑盒（正常），实现阶段合并；
• 改参数要重新 Generate；IP 状态红黄要 Upgrade/Reset。

OOC 的两条综合路径与汇合点如下：

DCP 检查点是省时关键：只要 IP 配置没变，实现阶段直接复用它，你改业务 RTL 重跑顶层综合时大 IP 不必再陪跑一遍。这也解释了为什么「改参数必须重新 Generate」——不重新生成，DCP 还是旧配置的产物。

五、IP 核三种形态与「买还是造」的决策

理解 IP 核分类有助于判断哪些模块「必须用」、哪些「可以自己写」。硬核（Hard IP） 是直接做在硅片上的固定电路：DSP48、BRAM 是最简单的硬核，高速串行收发器（GTP/GTX/GTY 等 SerDes）、PCIe/以太网 MAC、DDR 物理接口、ADC 等也以硬核形式存在，它们依赖专用晶体管和模拟电路，用户逻辑根本无法等价实现，只能通过厂商提供的 IP/原语配置和访问。软核（Soft IP） 以可综合 RTL 或经过综合的加密/非加密网表交付：FIFO Generator、Block Memory Generator、各种接口控制器、处理器软核（MicroBlaze、Nios）都属此类，参数（位宽、深度、通道数）可在生成时配置，最终综合进 FPGA 通用资源和硬核。加密网表核只交付综合后网表和行为仿真模型，不暴露源码，常见于商用视频编解码、高速协议、复杂 PHY。

「自己写还是调 IP」的决策标准可以从三个维度看：一是硬件专属性，凡是必须用到硬核或厂商时序细节的（DDR 初始化与校准、SerDes 速率匹配、PLL 配置），没有现实的自研选项；二是验证成本，FIFO、RAM、CRC、标准接口这类模块边界清晰、厂商 IP 经过海量设计验证，自研省下的资源远抵不过调试风险；三是差异化价值，你的算法、数据通路、业务协议才是设计价值所在，标准功能应当尽量用 IP 腾出精力。一个成熟工程的 RTL 里，例化 IP 与自研代码并存是常态而不是「不专业」。第三方开源 IP（如 OpenCores、GitHub 上经过验证的核）可以使用，但要核对许可证、器件兼容性和维护状态，并自行完成仿真与上板验证。

六、IP Catalog 全流程：点选背后发生了什么

以 FIFO 为例把 GUI 操作对应到文件和工程状态，出问题时才知道去哪一层排查。

1. 检索与选择：在 IP Catalog 搜索关键字，注意区分功能近似但接口不同的核（Native FIFO 与 AXI-Stream/AXI4 Memory-Mapped FIFO、Common Clock 与 Independent Clocks），接口选错后面例化和控制全都不同。
2. 参数配置：GUI 每页参数都对应数据手册一章：读/写位宽与深度决定 BRAM 用量；标准 FIFO 与 First-Word Fall-Through（首字直通，dout 在空信号撤销时立即呈现第一个数据）决定读取时序；almost full/empty、prog full/empty 的阈值给出可编程水位；复位方式（common reset、independent reset、srst）决定你的复位链怎么接；独立时钟选项决定它是不是跨时钟域 FIFO（CDC 原理见进阶 异步 FIFO）。
3. 生成产物：Generate 后 IP 目录下出现顶层网表或 RTL、约束 XDC、行为仿真模型、例化模板、example design、日志文件；Sources 面板把它列为一个独立设计源。
4. OOC 综合：默认每个 IP 创建一个 Out-of-Context run，先用 IP 自己的约束单独综合成网表（Design Runs 里能看到锁定状态）；顶层综合时它以黑盒参与，实现阶段才和顶层网表合并布线。
5. 例化与连接：用 Create Instantiation Template 得到命名连接模板，逐端口对接；IP 输出的状态信号（full/empty、valid、locked、calib complete）必须真正接入控制逻辑而不是悬空。
6. 生成检查点：IP 参数变更、目标器件变更、版本升级后，状态图标会变色提示，需要 Re-generate 并重新跑 OOC run，否则顶层用到的还是旧网表。

理解这套流程后，「IP 为什么不工作」的问题几乎都能归到四类之一：配置参数与实际场景不符、端口连接/悬空错误、复位时钟等启动协议没满足、产物过期或仿真模型缺失。

七、例化语法与黑盒连接纪律

Verilog 例化 IP 推荐始终用命名连接（.ip_port(signal)）而非顺序连接：IP 升级后端口顺序或数量可能变化，命名连接不会错位；用不到的输出端口显式留空（括号内什么都不接），需要的输入端口不能悬空，未使用的使能类输入要按手册接无效电平。参数化 IP 的固定配置通过 GUI 完成；少数核允许用 parameter 在例化时再覆盖（如仿真加速），但混和配置方式容易产生混乱，团队工程应统一以 GUI 配置为唯一来源并把生成的配置文件纳入版本管理。

时钟与复位连接是例化中最容易出错的部分：单时钟 IP 的 clk 必须接同一个时钟，复位满足手册指定极性和最小宽度；多时钟 IP（如独立时钟 FIFO）的 wrclk、rdclk 必须分别接对应时钟域时钟，两个复位（如有）各自由本域复位同步器产生；clk_wiz 的输入接板载晶振，输出时钟送 BUFG（IP 内部已处理），locked 必须参与下游复位编排（见 时钟与复位）；DDR/高速接口 IP 还要求用户等待 init_calib_complete 类校准完成信号才能发起事务，上电阶段提前访问会得到无响应或错误数据。

建议为每个 IP 写一层薄薄的 wrapper（封装模块）：wrapper 内例化 IP 并把零散控制信号整理成项目内部统一接口（valid/ready、标准复位极性），业务层只例化 wrapper。好处有三：换 IP 版本或换厂商核时只改一处；仿真时可以在 wrapper 内用行为模型替换加密 IP；接口语义集中文档化。工程里所有 IP 的配置截图或参数列表、数据手册关键章节、example design 的跑通记录都应归档，IP 是「黑盒」不代表可以「黑箱思维」。

八、OOC 综合、仿真模型与版本管理

OOC 综合的工程价值主要在迭代效率和结果稳定：大 IP（DDR 控制器、PCIe、视频处理核）综合一次可能几分钟到几十分钟，OOC 把结果锁定成检查点（DCP），改业务 RTL 反复综合顶层时不必重跑 IP；IP 还在自己的约束环境下综合，避免顶层综合策略影响 IP 时序。代价是顶层综合阶段看不到 IP 内部、跨黑盒边界的时序在实现阶段才最终检查，因此 IP 端口侧的寄存器和时钟约束必须按手册接好；IP 输出时钟（generated clock）由 OOC 约束自动带入，一般不要手工再写 create_clock（时钟约束见 XDC 篇）。

仿真 IP 有三种常见方式：行为仿真模型（多数软 IP 提供，快且可观察）、带时序的门级模型（慢，通常只在签核时用）、example testbench（官方提供的自检测仿真，是验证「IP 本身在本版本工具下是否健康」的最快手段）。自定义 Testbench 中要确保仿真集包含 IP 生成目录下的 simulation 文件和库（Vivado 编译时会自动处理，命令行流程需要手动加 glbl 等支持文件）；如果仿真里 IP 输出恒为 x/z 或模块找不到，多半是仿真模型缺失或编译顺序问题，而不是 IP 坏了。

版本与团队协作注意：Vivado 大版本升级后 IP 常需升级（Report IP Status 一键处理，但升级后务必重跑 example design 和回归仿真）；工程迁移到其他机器时，要么带全工程目录和 IP 产物，要么只带源码加 Tcl 脚本由对方重新生成 IP；建议把 IP 的配置文件（.xci 及生成所需文件）提交版本库，而把巨大的生成产物加入忽略列表，换环境用脚本非交互重建。这样既避免二进制产物冲突，又保证团队所有人拿到的 IP 配置一致——IP 用得越重，这层工程纪律越重要。

九、入门阶段最常用的几类 IP 与关键连接点

把最常用核的「必须接对的点」集中列出，例化时逐项核对：

FIFO Generator（原生/AXI-Stream）：区分 Common Clock（单时钟缓冲，内部不存在跨域）与 Independent Clocks（读写双时钟异步 FIFO，用格雷码指针 + 双口 BRAM，见进阶 FIFO 设计）；full 时禁止写、empty 时禁止读，水位信号 data_count/prog full 用于反压；FWFT 模式读使能语义与标准 FIFO 不同（先出数后移动指针）；跨时钟 FIFO 复位要同时复位两侧并等两侧都恢复后再操作。UART 回环、ADC 采样缓冲、跨时钟数据桥几乎都用它（应用例见 UART 篇）。

Block Memory Generator：单口/简单双口/真双口按访问方数量选；读写同址行为（WRITE_FIRST/READ_FIRST/NO_CHANGE）必须和算法预期一致；使能不用时保持使能或显式接常 1，初始化文件（COE）格式和路径要随工程保存；端口位宽不对称时仔细阅读地址对应表。它本质是给 BRAM 包了一层可配置接口。

Clocking Wizard（PLL/MMCM）：输入晶振频率必须与实际硬件和 XDC 一致；输出频率、相位、占空比在 GUI 配置，复位与 locked 按推荐接法；locked 为低期间输出时钟不可信，下游保持复位（专篇见 PLL 时钟向导）。

ILA（集成逻辑分析仪）与 VIO：ILA 用 JTAG 实时抓片内信号，采样时钟、深度、探针位宽按调试需求配；探针信号要防被综合优化掉（标记 keep/dont_touch）；VIO 提供虚拟按钮和状态灯。调试 IP 会改变资源和时序，仅在调试构建中保留（用法见 ILA 第一次用）。

通信接口类 IP：UART 核常可选（自己写也不难，见 UART 篇），SPI/I2C 主从、以太网 TEMAC、PCIe、MIG（DDR）、MIPI/HDMI 等强烈建议用厂商核；这类核除数据口外都有时钟、复位、状态、中断和配置接口，集成工作主要是把这些侧带信号接对、把启动顺序写成状态机。AXI 接口的 IP 还要理解 AXI4-Lite（配置寄存器）、AXI4（内存映射突发）、AXI4-Stream（流数据）三种形态的差异。

五类 IP 的「生死信号」汇总成一张核对表，例化后逐项过一遍：

IP	必须接对的关键信号	接错/漏接的典型症状
FIFO Generator	full、empty、data_count	丢数、重复读
Block Memory Gen	使能、读写模式	同址读写行为不符预期
Clocking Wizard	locked	上电偶发错乱
ILA / VIO	采样时钟、probe	信号被优化后找不到
通信接口核	复位、中断、配置口、校准完成	没握手就操作，无响应

表的右列有个共同点：这些症状都不会报编译错误，只会表现为「偶发不正常」，所以连接核对必须在仿真和上板之前完成，而不是出问题后倒查。

十、IP 不工作：分层排障流程

IP 出问题时，不要直接怀疑「IP 有 bug」——绝大多数案例在集成侧。推荐的分层排查顺序：

1. 先跑 example design：几乎所有可综合 IP 都自带可上板或可仿真的示例工程。示例都不通，是工具版本、器件包、License 或板级时钟问题；示例通则 IP 健康，问题在你的集成；
2. 核对配置：打开 GUI 逐页复查接口类型、位宽、深度、时钟频率、复位方案，确认 Generate 的是当前配置（IP 状态无过期标记）；
3. 核对启动顺序：复位极性/宽度/与时钟的先后、locked、mmcm_locked、init_calib_complete 等就绪信号是否等待，状态机是否在未就绪时就发起事务；
4. 核对时钟域：多时钟 IP 的每个端口属于哪个时钟域，控制信号有没有错用别的域的时钟直接采，必要的跨域同步是否齐全（CDC 见进阶篇）；
5. 核对协议时序：用 ILA 抓 IP 接口，对照数据手册时序图检查 valid/ready、使能、地址相位，重点看第一次失败事务前后的握手；
6. 仿真复现：用行为模型在 Testbench 里复现，比上板快得多；注意加上 IP 仿真模型和复位初始化时间（有些 IP 仿真要等几千个周期才就绪）；
7. 资源与时序：IP 端口侧是否有 WNS 为负的路径、BRAM/DSP 是否被其他逻辑挤爆导致实现降级。

常见「症状到根因」速记：IP 输出全 0 或不动，先查复位是否一直有效、时钟是否自由运行；偶尔丢数据，多为 full/empty 握手或跨域问题；校准时钟不通过，查输入时钟频率与约束；换了工具版本后行为变了，先升级/重新生成全部 IP；仿真正常上板坏，重点查复位释放、时钟就绪约束和时序收敛。

七步排查顺序画成流程，卡在哪一步就解决哪一层，不要跳步：

第 1 步是分水岭：example design 不通，问题在环境（版本、器件包、License、板级时钟），查自己的 RTL 是浪费时间；example 通了，才把嫌疑收敛到自己的集成。后五步按「配置 → 启动 → 时钟 → 协议 → 仿真」由粗到细逐层收缩。

十一、自查清单与上手路径

1. 选用 IP 前看过对应 PG/PDF 数据手册的概述、端口说明和时序章节，知道每个必须连接的端口；
2. GUI 参数与应用需求匹配，资源估算合理，Generate 后 IP 状态为最新；
3. 全部时钟、复位、状态端口连接到位，无关键输入悬空，极性和宽度符合手册；
4. 多时钟/跨时钟选择了正确型号，CDC 处理完整；
5. OOC run 成功并锁定，顶层综合的黑盒在实现阶段正确合并；
6. 行为仿真包含 IP 模型，example design 跑通，自定义 TB 覆盖启动与正常事务；
7. IP 配置文件纳入版本管理，重建设计可用脚本非交互生成全部 IP；
8. 用 wrapper 隔离 IP，业务代码不直接散落例化语句。

建议的练习顺序：先调一个单时钟 FIFO 做 UART 回环缓冲，体会 full/empty/水位和读写时序；再调 Block Memory 做一个双口 ROM，播放点阵或波形数据；接着调 Clocking Wizard 产生两个频率，完成「locked 门控 + 每域复位同步」的标准启动结构；最后尝试把一个带 AXI4-Lite 配置口的 IP 挂到简单寄存器接口上，理解内存映射配置。每调一个 IP，都先跑 example design、再写 wrapper、再做仿真与上板，四步走完，你对「集成别人做好的硬核模块」就建立起了可迁移的方法论——这正是 FPGA 工程中一半以上的日常工作。

十二、AXI 接口 IP：配置口、内存口与流口的区别

现代 Xilinx IP 大量使用 ARM AMBA AXI 接口，入门阶段先分清三种形态，例化时就不会接错：

AXI4-Lite（轻量内存映射）：每次传输只传一个字、不支持突发，结构简单，专门用于「处理器或状态机读写 IP 内部配置寄存器」——设置滤波器系数、控制启动停止、读状态字。信号是五组独立通道（读地址、读数据、写地址、写数据、写响应），每次握手都有地址。自己写带配置口的模块时，常把几十个内部寄存器组织成一个 AXI4-Lite 从口，再挂到处理器或 AXI Interconnect 上。

AXI4（Full，内存映射突发）：支持一次地址连续传多个数据（突发），带缓存/保护属性，用于访问 DDR、BRAM 控制器等「按地址批量搬数据」的场景；信号多、时序严，通常直接和厂商提供的 DMA、Interconnect、DDR 控制器 IP 配套使用。

AXI4-Stream（流接口）：去掉地址概念，只有数据加 valid/ready（以及 tlast、tkeep、tuser 等侧带信号），天然表达「无限数据流」——FIFO、FIR、以太网、视频流水线几乎全是 Stream。上下游用 valid/ready 握手，valid 一旦拉起数据必须保持到 ready 也有效的那一拍。它的握手规则是所有数据通路 IP 协作的通用语言，理解「双方都准备好才完成传输、发送方不能在等待期间偷改数据」这两条，就能把多个流式 IP 像水管一样串起来（握手直觉见 状态机与握手）。

AXI 之间通过 AXI Interconnect/SmartConnect 转换：一主多从的译码、位宽转换、时钟域跨越都可以交给它，但每个交叉都有资源和延迟代价，简单系统直连更省。初学可先用 Native 接口的 IP 建立信心，等接触软核处理器（MicroBlaze）和 DMA 时再系统使用 AXI；那时你会发现 IP 集成正在变成「按总线协议把模块连起来」，自研逻辑则包装成符合协议的一个节点。

十三、把自己的模块做成可复用 IP

当一个自研模块（如参数化 FIR、自定义协议控制器）要在多个工程复用，或要交给团队其他人使用时，可以用 IP Packager 把它打包成自定义 IP：整理好带 parameter 的顶层、补充各端口含义和时钟复位约定、给出推荐时序约束与行为 Testbench，打包后它就会出现在自己的 IP Catalog 里，调用体验和厂商 IP 一致。打包前务必做到：参数有合法范围与注释、复位极性统一、端口按功能分组、附带自检仿真 example design。这一过程会迫使你把「在我板子上能跑的代码」提升为「别人无需阅读全部实现也能安全使用的模块」，是工程能力进阶的标志。

封装时还要想清楚边界职责：IP 内部不应假设外部时钟频率（用参数传入）、不应硬编码板级管脚、不应依赖外部模块的内部信号名；跨时钟域逻辑、必要的同步器和复位同步器放在核内并写清，还是留给系统集成者，要有明确约定并写进数据手册。好的自研 IP 数据手册至少包含：功能描述、参数表、端口表、时钟复位要求、协议时序图、资源/延迟估算、复位行为、已知限制。哪怕文档只有一两页，集成成本也会成倍下降。

十四、大型工程的 IP 组织与构建效率

IP 数量增多后，构建时间和工程整洁度会成为真问题。几条实用经验：第一，把相关 IP 的生成脚本化——Vivado 每个 IP 都可以用 Tcl 在命令行非交互创建，整个工程用一条脚本重建，避免手工点选在团队环境里产生「我电脑上是好的」差异；第二，善用 OOC 锁定结果，只有参数变化的 IP 才重新综合，未变化的复用 DCP；第三，分层综合（block design 或模块化设计）把稳定的子系统先锁成检查点，顶层快速迭代；第四，IP 输出目录统一、产物不入版本库、配置文件入版本库，并在 README 写清工具版本和重建命令。

判断「该不该引入一个新 IP」也值得斟酌：每个 IP 都带来学习数据手册、集成、版本维护的成本。简单功能（几十行 RTL 的滤波前级、标准计数器、简单 UART）自研反而更透明；复杂且标准化的功能（DDR、PCIe、高速收发、JESD、视频编解码）毫不犹豫用 IP。决策时问三个问题：有没有强硬件绑定？厂商或社区方案验证程度如何？自研和维护成本相比业务价值是多少？答案清晰后再动手，避免为了「调个 IP 显得快」却在接口适配和版本问题上花掉更多时间。把 IP 当作有契约、有版本、有启动时序的协作者而不是魔法黑盒，你就能在自研与复用之间始终做出工程上合理的选择。

十五、参数化、生成与多实例：把 IP 当积木排兵布阵

真正用好 IP，不只是会例化一个，而是能让一批 IP 与参数化 RTL 协同，搭出规整、可缩放的数据通路，这里有三个进阶概念值得尽早建立。第一是参数传递与配置联动。很多 IP 允许在例化时通过参数定制位宽、深度、模式，而自定义的 parameter 可以在例化处把同一组规格同时传给你的 RTL 和 IP，例如用一个 DATA_W=16 同时约束 FIFO 位宽、上下游模块端口和连线宽度，避免"IP 里配了 16 位、连线却留成 8 位"这类不自洽。评审时应确认所有跨模块位宽、深度、时钟频率参数来自同一个定义头或同一处 parameter，而不是各处手抄数字。

第二是生成块（generate）批量例化。当需要几十个结构相同的实例——多通道 FIR 每通道一组 FIFO、多相滤波器里的一排骨牌延迟、位宽拆成多个小 RAM 拼成的宽存储——不要复制粘贴几十条例化语句，而要用 generate for 循环配合数组型 wire/接口自动生成实例，genvar 变量给每个实例命名和连出独立信号。这样通道数改成参数即可整体缩放，例化处只有一段代码，既减少笔误也让资源随参数线性变化、易于估算。第三是多实例的时钟、复位与布局考量：多个 FIFO/RAM/FFT 实例若工作在同一时钟域，统一时钟和复位、注意它们整体的 BRAM/DSP 预算和扇出；高速多通道结构在实现后期可能需要用 P-block/位置约束把相关实例排到相邻物理区域，减少布线延迟。还要理解 IP 之间常通过标准接口拼接（AXI-Stream、AXI4、valid/ready），选 IP 时优先选接口风格一致、能在块设计里直接连的型号，可省掉大量手写胶水。掌握"参数统一定规格、generate 做批量复制、标准接口做拼装"这套手法，你就能把零散 IP 组织成有结构、可复用、可缩放的子系统，而不只是工程里一个孤立的黑盒。

十六、IP 版本升级、锁定与团队协作的纪律

IP 不是一成不变的，它随工具版本更新，处理不好会让团队协作和长期维护反复踩坑，因此需要一套版本纪律。第一个问题是升级（upgrade）的时机与风险。Vivado/Quartus 升级后，工程里的旧版 IP 常被标记为"版本过旧、建议升级"。升级通常带来 bug 修复和更好的器件支持，但也可能改变默认参数、时序、端口甚至资源占用；在项目已经验证通过、临近交付的阶段，贸然一键升级所有 IP 可能让原本收敛的时序重新违例、让验证过的行为出现偏差。成熟的做法是：在项目生命周期早期可以随工具升级，一旦进入稳定/维护阶段就锁定工具与 IP 版本，非必要不升级；确需升级单个 IP 时，单独升级、重新综合、重跑回归测试和时序，确认无回归后再提交，而不是批量升级后祈祷没问题。

第二个问题是哪些文件该进版本库。IP 由两部分组成：你（或定制向导）做出的配置（XCI/QIP、参数、例化模板、初始化文件）是"源"，应当提交；综合 IP 生成的大量产物（netlist、dcp、tmp、综合日志）是可再生的"产物"，通常不入库，由他人拉取源码后重新生成，避免仓库膨胀和跨平台路径问题；但在网络受限或要求离线可复现的环境，团队也可选择提交 IP 产物或用容器/缓存固定，规则要在仓库里写明、全员一致。第三个问题是输出产物与版本记录：交付时应记录工具版本、每个 IP 的名称与版本、关键参数，并保留综合/实现报告，使任何一次发布都可追溯、可重建。第四个问题是接口与封装的稳定性：若同一个自研 IP 要给多个工程复用，应给它稳定的端口和清晰的参数、配一份 datasheet 式说明（功能、时序、latency、复位行为、资源/频率），内部 IP 升级时尽量保持对外接口兼容，必要时用包装模块隔离变更。把"锁版本、分源与产物、单独升级加回归、记录发布清单、稳定对外接口"五条纳入团队规范，IP 就从"每个人各自点向导生成的黑盒"变成可维护、可交付、可传承的工程资产——这也是从个人练习走向产品开发必须补上的一课，和整体的版本管理、CI 构建实践一脉相承。

常见坑对照

坑	后果	正确做法
复位极性/宽度不符	IP 不工作/不解锁	按 datasheet 接复位
locked/calib_complete 没等	没握手就操作	等状态信号有效
改参数没重新 Generate	行为是旧配置	重新生成
仿真缺 IP 模型	黑盒无行为	加 simulation wrapper
双时钟用单时钟 FIFO	CDC 出错	选独立双时钟 FIFO
IP 端口漏连/错连	功能缺失	对照模板逐脚连

相关与延伸

入门：常用 IP 核、时钟与复位。 深入：PLL·MMCM 时钟向导、ILA 第一次用、进阶 FIFO 设计、BRAM 存储。

一句话总结

IP 核是厂商做好并验证过的功能模块（硬核如 DSP/BRAM/SerDes，软核如 FIFO/RAM/接口控制器），标准功能一律调 IP、把精力留给自己的算法。Vivado 流程：IP Catalog 搜索 → GUI 配参数（位宽/深度/时钟/接口/复位）→ Generate 产出例化模板和仿真模型 → 在 RTL 里例化并正确连端口（尤其 clk/rst/locked/full/empty/calib 等状态）。IP 默认以 OOC（Out-of-Context）单独综合成网表，改顶层不重复综合大 IP、省时间，顶层综合时它显示为黑盒属正常、实现阶段才合并。最常见的坑是复位极性/宽度不符、没等 locked/init_calib_complete 就操作、改参数忘了重新 Generate、仿真缺 IP 模型、双时钟误用单时钟 FIFO——拿不准时先跑 IP 自带的 example design 对照连接。

---

上一篇：31 DSP48 初认识（乘法乘加硬块） ｜ 下一篇：33 PLL/MMCM 时钟向导（clk_wiz/locked） ｜ FPGA 系列目录