片上稳压器：LDO 与 DC-DC 怎么造出内核要的电压
更新时间：2026-09-12。本文是「集成电路大类 · 芯片设计」**进阶层（intermediate）**数字逻辑第七十九篇。电池 3.7~4.2V、外部 1.8/3.3V 且都在波动，而数字内核要随 DVFS变化的 0.7~0.9V、PLL/ADC 要近乎无噪声的电源。这一篇看把「外部粗电压」变「片内干净可控电压」的两类稳压器，它们是电源完整性的源头。
本文要回答的问题
- LDO 由哪几块构成，凭什么把输出「钉」在设定电压？
- 为什么 LDO 安静但效率低？那个「压差」能量去哪了？
- Buck 降压开关电源怎么用电感+占空比做到 90% 效率？纹波是什么？
- 数字大核、模拟/PLL、待机域分别该用哪种稳压器？
- DVFS 怎么通过调输出电压实现？片上集成为什么常和外置 PMIC 配合？
一、LDO：用负反馈「线性地」稳住电压
**LDO（低压差线性稳压器）**核心是一个负反馈环路：
VIN ──►[调整管 PMOS/NPN]──► VOUT ──┬──► 负载
▲ │
│ [R1 分压]
[误差放大器] ◄── 反馈 Vfb ─[R2]
▲
带隙基准 Vref（与温度/电源无关的精确电压）误差放大器把输出经 R1/R2 分压得到的 Vfb 与高精度的带隙基准 Vref比较，驱动串联调整管：输出偏高就减小调整管导通、偏低就增大，把 VOUT = Vref·(1+R1/R2) 牢牢钉住。LDO 输出噪声低、对输入纹波抑制好（电源抑制比 PSRR 高）、响应负载突变快、只需外接小电容、无电感，但输入输出间的电压差乘以负载电流全部在线性调整管上变成热：
效率 η ≈ VOUT / VIN，压差越大越糟。5V→1V 理论效率仅 20%，80% 能量变热。
「低压差（low dropout）」指现代 LDO 用 PMOS 调整管，在 VIN−VOUT 仅几百 mV 时仍能稳压，适合给已经较接近的电压做净化。
二、Buck：用开关+LC 把能量「高效搬」过去
Buck（降压开关电源）不让电流持续流过一个耗能调整管，而是用两个开关（上管/下管）把输入斩成方波，再经 LC 低通取平均：
VIN ─[上管]─┬─► SW 节点(方波)─►[电感 L]─┬─► VOUT
│ │
[下管] [电容 C]
│ │
GND ────────┴──────────────────────────┴──
上管通:VIN→L 储能；下管通:L 续流 平均:VOUT ≈ D·VIN（D=占空比）理想开关要么截止（无电流）要么导通（近零压降），自身几乎不耗功率，效率可达 90%~95%+，压差大时优势碾压 LDO（这正是开关电源/PWM的芯片内部版）。代价：①需要电感（多为封装/板级，难全集成）；②开关动作产生纹波（ripple）和 EMI，输出不如 LDO 干净；③需要反馈控制环（电压/电流模式、补偿网络）稳定输出、响应负载突变。Boost 则用电感开关拓扑把低电压升压。
三、分工：谁供数字核、谁供模拟
实际电源树通常二者结合：
- 数字内核大电流、大压差 → 多相 Buck：用多相开关交错并联分担电流、把纹波频率推高、更快响应负载阶跃（CPU/GPU 从 idle 到满载电流可在几十 ns 翻几十倍），电压由 PMIC 或片上集成稳压器提供；
- PLL、ADC、PLL/SerDes 模拟、敏感模拟 → LDO 二次净化：先 Buck 降压（高效），再用 LDO 把开关纹波滤掉（高 PSRR）给最敏感模块，兼顾效率与干净；
- always-on/RTC/保持域 → 极低静态电流的小 LDO：见电源域保持。
四、DVFS 与片上集成的权衡
数字大核的动态功耗约 P ≈ C·V²·f，降压收益是平方关系。DVFS 在负载轻时让稳压器输出更低电压、同时经 PLL降频——稳压器必须支持**动态可调输出（可编程 Vref/反馈分压）**并在调压期间保证电压单调、不触发欠压复位。集成位置上：大电流 Buck 的电感和功率管常在板级/外置 PMIC（专门的电源管理 IC，一颗管多路电压），芯片内只集成小电流 LDO、给模块供电的微 Buck 和控制逻辑；先进封装（SiP/3D）则把电感/电容尽量靠近 die，以缩短电源完整性路径、减小 di/dt 压降。
| LDO 线性 | Buck 开关 | |
|---|---|---|
| 效率 | ≈VOUT/VIN，压差大时差 | 90%+，与压差几乎无关 |
| 噪声/纹波 | 极低、PSRR 高 | 有开关纹波，需滤波 |
| 元件 | 只需电容 | 需电感+电容+控制环 |
| 响应 | 快 | 受环路带宽限 |
| 用途 | 模拟/PLL/净化/小电流 | 数字核大电流/大压差 |
与现有篇目的衔接
总结
一句话总结：片上系统要把高而波动的外部电压变成低而稳、且噪声满足不同模块要求的内部电源，LDO 用「带隙基准+误差放大器+串联调整管+反馈分压」构成负反馈，把输出钉在 Vref·(1+R1/R2)，噪声极低、电源抑制比高、响应快、只需要电容，但输入输出压差乘以负载电流全部在线性调整管上变成热、效率约 VOUT/VIN，故只适合小压差净化和模拟/PLL 等敏感小电流域；Buck 降压开关电源用上/下管把输入斩成方波再经 LC 低通取平均（VOUT≈D·VIN），开关管截止无电流、导通近零压降，自身几乎不耗能，效率达 90% 以上且与压差无关，适合数字核大电流大压差，但需要电感、有开关纹波和 EMI、还要补偿控制环；典型电源树用多相 Buck 高效供数字大核、再串一级高 PSRR 的 LDO 给 PLL/ADC 净化纹波，always-on 域用微功耗 LDO；DVFS 通过动态调节稳压器输出电压配合 PLL 降频获取 V²f 的功耗收益，要求调压单调不触发欠压复位，而大电感大电流 Buck 常放在外置 PMIC、先进封装把无源件贴近 die 以改善 di/dt 电源完整性。