RISC-V 与处理器核入门：为什么人人都能做 CPU，处理器核也是一种 IP
更新时间：2026-09-05。本文是「集成电路大类 · 芯片设计」**入门层（beginner）**第四十二篇新正文。前面在 SoC 是什么、IP 核 里反复提到「CPU 核」：它是 SoC 的大脑，但绝大多数公司并不自己设计 CPU，而是买 ARM 核或用开源核。RISC-V 的出现第一次让「免费、自由地做自己的 CPU」成为可能。这一篇讲清指令集、处理器核和 RISC-V 的关系。
本文要回答的问题
- 指令集（ISA）和处理器核（微架构）是什么关系？
- 为什么做 CPU 以前很贵、很难，RISC-V 改变了什么？
- RISC-V 和 ARM、x86 差在哪？为什么说它免费、开放？
- 为什么说「处理器核也是一种 IP」？
一、先分清两层：ISA 是契约，微架构是实现
- 指令集架构 ISA（Instruction Set Architecture）：CPU「能听懂哪些指令」的规范——寄存器有几个、加减/访存/跳转指令怎么编码、内存模型是什么。它是软件和硬件之间的契约/接口：编译器照着它生成二进制，CPU 照着它执行；
- 微架构 microarchitecture：在同一套指令集下，具体怎么用电路实现——流水线几级、单发射还是多发射、有没有分支预测和缓存（见 微架构入门）。
关键直觉：同一个 ISA 可以有无数个微架构实现。ARM 的 Cortex-M0（极简、低功耗）和 Cortex-A78（高性能、乱序多发射）都跑 ARM 指令；RISC-V 也一样，从指甲盖大的 MCU 核到乱序服务器核，都执行同一套 RISC-V 指令。软件不用重写，硬件可以千差万别。
二、为什么以前做 CPU「卡脖子」
x86（Intel/AMD）和 ARM 是两套主流 ISA，但都不开放：
- x86：专利和授权高度封闭，基本只有 Intel、AMD 等极少数公司能做；
- ARM：自己不造芯片，靠授权 CPU 核（或指令集）赚钱——你要用 Cortex 核，就得付高额授权费 + 每颗版税（见 IP 的 license 与 royalty）。
对大多数公司甚至一个国家的产业来说，「能不能做自己的 CPU」被指令集授权卡着。
三、RISC-V：一套免费、开放的指令集
RISC-V（读作 risk-five） 是一套开源、免授权费的指令集架构，由 UC Berkeley 发起、现由 RISC-V International 维护：
- 规范公开，任何人、任何公司都可以免费实现 RISC-V CPU，不用交授权费、不用付版税，也不怕被「断供」；
- 结构精简、模块化：一个很小的基础整数指令集 RV32I / RV64I（约 40 多条指令）保证能跑，再按需叠加可选扩展——
M（乘除）、A（原子）、F/D（单/双精度浮点）、C（压缩指令）、V（向量，对 AI 有用，见 AI 加速器）等。用字母组合（如 RV32IMAC）描述一个核支持哪些； - 因为 ISA 开放，竞争点从「拥有指令集」转向「谁的核微架构做得好」。
四、处理器核也是一种 IP：可以买，也可以用开源的
RISC-V 开放的是指令集规范，但具体的 CPU 核（微架构 RTL）仍可以做成产品或开源项目：
- 商业核：很多公司卖自研 RISC-V 核（软核/硬核，见 软核/固核/硬核），提供配套、工具链和性能保证；
- 开源核：如平头哥玄铁/E906、蜂鸟 E203（适合教学/MCU）、BOOM（乱序高性能）、PULP/PULPino（低功耗）等，可直接拿去改、集成进 SoC；
- 集成方式和买 ARM 核一样：CPU 核作为一个 IP 挂到 片上总线（AMBA） 上，配上存储和外设就组成 SoC（见 SoC/MCU、spec 到架构）。
| x86 | ARM | RISC-V | |
|---|---|---|---|
| 指令集授权 | 封闭（Intel/AMD） | 需授权、付 license+royalty | 开源免费 |
| 典型场景 | PC/服务器 | 手机/嵌入式/服务器全覆盖 | 嵌入式/MCU→AI/服务器快速扩张 |
| 能否自己做核 | 极难 | 可买核或买架构授权 | 任何人可自由实现 |
| 生态成熟度 | 极成熟 | 极成熟 | 快速成长，工具链已可用 |
意义：RISC-V 让中小企业、科研机构乃至一个国家都能低成本拥有自己可控的处理器，尤其在 MCU、嵌入式、AI 和国产替代领域爆发式增长。
五、这一篇在知识体系里的位置
- 想看 CPU 核作为 IP 怎么买/怎么集成 → IP 核是什么、片上总线 AMBA；
- 想区分指令集契约与流水线实现 → 微架构入门；
- 想看核在整颗芯片里的位置 → SoC/MCU 区别、从 spec 到架构；
- 想看 CPU 之外的专用处理器 → AI 加速器入门。
总结
一句话总结：理解处理器要先分两层——ISA 指令集是「CPU 能听懂哪些指令」的软硬件契约（寄存器、指令编码、内存模型），微架构是在这套指令下具体怎么用电路实现（流水线级数、发射宽度、分支预测、缓存），同一个 ISA 可以有从极简 MCU 核到乱序服务器核的无数种实现、软件却无需重写；过去做 CPU 被 x86（Intel/AMD 高度封闭）和 ARM（需付高额授权费和每颗版税）两套专有指令集卡住，而 RISC-V 是一套开源、免授权费、模块化的指令集：以极小的 RV32I/RV64I 基础整数指令集为底，按需叠加 M/A/F/D/C/V 等扩展，任何人都可自由实现、不怕断供；开放的是指令集规范，具体的 CPU 核 RTL 仍是一种 IP——既可买商业核，也可直接用玄铁、蜂鸟 E203、BOOM、PULP 等开源核，像集成 ARM 核一样挂到 AMBA 总线上配存储外设组成 SoC；RISC-V 把竞争点从「拥有指令集」转向「谁的微架构做得好」，让中小企业、科研机构乃至整个产业都能低成本拥有可控处理器，在 MCU、嵌入式、AI 与国产替代领域正快速普及。