极客工场

Appearance

共 1,906 字预计阅读约 6 分钟

电源完整性与 IR-drop：电送到芯片中央时已经「缩水」 ​

更新时间：2026-09-12。本文是「集成电路大类 · 芯片设计」**进阶层（intermediate）**数字逻辑第七十八篇。外部给芯片供 0.8V，芯片中央某个触发器看到的却可能只有 0.68V——电源要穿过有电阻的金属网格。这一篇讲电源完整性（PI）核心问题 IR-drop，它和片上信号完整性、时钟树一样是签核的硬指标。

本文要回答的问题 ​

  • 电源从焊球走到晶体管，电压是怎么一路掉下来的？
  • 静态 IR-drop 和动态（di/dt）压降差在哪，为什么后者最难防？
  • 电压掉一点为什么会让芯片功能/时序出问题？
  • 去耦电容（decap）凭什么能「本地借电」稳定电压？
  • 电源网格怎么布、签核看什么？电迁移（EM）和压降什么关系？

一、电源也是「会有压降的网络」 ​

电源从封装焊球（bump/焊盘）进入芯片，经高层粗金属构成的**电源网格（power grid/mesh）**逐级分流，最终经低层金属和通孔流到每个标准单元的电源轨。金属有电阻 R，电流 I 流过就产生欧姆压降 Vdrop = I·R（IR-drop）。离供电源远、电流需求大的位置（芯片中央、计算热点）电压最低；地线上同样有地弹（ground bounce）。于是单元实际供电 Vlocal = VDD − ΔVDD + ΔVSS，可能比标称低 5%~15% 以上。

二、电压下降如何变成故障 ​

门延迟随电源电压升高而减小、随电压降低而显著增大（近似电压越低越慢，见门延迟/PVT）。IR-drop 让热点处的门比 STA 假设的更慢：

  • Setup 失败：关键路径在局部低压下一拍跑不完，高频功能错（这种故障往往只在特定高功耗向量、高温低压角出现，极难在仿真复现）；
  • 时序不确定：不同位置压降不同，时钟树缓冲也在网格上，压降差异额外引入时钟偏斜；
  • 严重低压还可能使保持态、SRAM、模拟模块（PLL/传感器）工作异常。

所以 PI 不是电源工程师一家的事，它直接进入时序签核。

三、静态 vs 动态压降 ​

  • 静态 IR-drop（平均）：用平均电流分布求解整个网格的电阻网络（大规模线性方程组），看长期平均压降，主要靠网格够粗、供电源够密、布局功耗均匀解决；
  • 动态 IR-drop（瞬时 di/dt）：同一时钟沿大量触发器/时钟门控同时翻转，瞬间电流需求激增，而电源经封装/网格的电感和电阻来不及补充，造成纳秒级局部电压塌陷（与同步开关噪声同源）。它取决于具体活动向量、时钟沿分布，是实际芯片「某些指令组合就崩」的常见元凶。

四、去耦电容：在本地「借电」 ​

电流需求瞬间暴涨时，远水（封装外电源）解不了近渴。**去耦电容（decap）**像一个个遍布芯片的小蓄水池，就近储存电荷，单元瞬态取电先由本地 decap 供给，再由更远的电源补充，从而把动态电压塌陷压小。decap 要尽量靠近大负载分散放置，容量和等效电感（ESL）决定它能补多快的频带——片上 decap 补最高频、封装中缝电容补中频、板级大电容补低频，多级配合。代价是 decap 本身占面积、漏电，不能无限堆。

五、网格规划、电迁移与签核 ​

  • 电源网格：用最高层最厚金属铺成 VDD/VSS 交错的密网格（mesh/finger/stripe），通过密集通孔阵列和下层轨相连；倒装芯片用面阵列 C4 焊球缩短供电路径，焊球越密压降越小；
  • 均匀功耗分布：布局规划避免把同时高活动的大模块堆在一起（局部热点=局部压降），时钟门控大片同时开/关会造成瞬时压降冲击，要错峰；
  • 电迁移 EM：金属线长期承受过大电流密度会因电子风逐步迁移金属原子、最终开路，PI 分析同时检查每条电源金属/通孔的电流是否低于 EM 限值——压降和 EM 都要求网格足够粗；
  • 签核：静态 IR-drop 用平均电流解电阻网络，动态 IR-drop 用典型/最坏翻转向量（或无向量统计法）做瞬态仿真，在低压高温角与 STA联合，确认最差局部电压下关键路径仍收敛。电源门控域的开关瞬间（in-rush 电流给域充电）也是动态压降的重要场景。

与现有篇目的衔接 ​

总结 ​

一句话总结：电源从封装焊球经有电阻的金属网格流到每个单元，沿程产生 I·R 压降，使远离供电源的芯片中央/热点实际电压低于标称（地线上还有地弹），门延迟随电压降低而增大，会导致热点处关键路径 setup 失败、压降梯度还扭曲时钟偏斜，且故障只在高温低压高活动向量下出现；静态 IR-drop 由平均电流经电阻网络决定，靠粗密的高层电源网格、面阵列 C4 焊球、均匀功耗布局解决，动态 IR-drop 则是大量单元同一时钟沿（尤其大片时钟门控同时开启）瞬态汲取电流、经寄生电感来不及补充造成的纳秒级电压塌陷，是「特定指令组合就崩」的典型元凶，靠遍布芯片、靠近负载的去耦电容在本地即时补电荷，并按片上补高频、封装补中频、板级补低频多级配合；网格设计同时要满足电迁移电流密度限值，时钟错峰可展平 di/dt 兼助信号完整性；签核分静态电阻求解和基于最坏翻转向量的动态瞬态分析，在低压高温角与 STA、电源门控上电涌入电流一起联合验证，是与时序、信号完整性、电迁移并列的物理签核硬指标。