标准单元库与 PDK：整条工具链都在消费同一份「工厂说明书」（G1）
各格式字段语法见 F3 Liberty、F2 LEF/DEF、F10 PDK/版本基线；标准单元见 标准单元与 Liberty、门电路电学特性。本篇讲PDK 给了什么、同一份库怎样以不同视图驱动各工具，以及库版本/认证如何反过来决定工具选型（G4）。
一、PDK 是 foundry 给的一整套「制造授权包」
PDK（Process Design Kit）是 foundry 提供并认证的设计与验证数据包：
| 类别 | 内容 | 谁消费 |
|---|---|---|
| 标准单元库 | 符号、版图、LEF、Liberty、Verilog 功能、SPICE 模型 | 综合/P&R/STA/功耗/仿真 |
| 宏与 IP | SRAM/IO/模拟宏的 LEF/Liberty/GDS/模型 | 同上 |
| 技术文件 tech file | 层号层名、间距/设计规则、天线规则 | P&R、版图 |
| 验证 rule deck | DRC/LVS/ANT/密度的 Calibre/Assura 规则 | 物理验证 E3 |
| 器件模型 | BSIM-CMOS、corner（tt/ss/ff…）、失配模型 | SPICE F1/F2 |
| 寄生提取规则 | 各层 RC 表、工艺偏差、QRC/StarRC 控制 | SPEF F6 |
| 参考流程/DFM kit | 认证工具版本、DRM、密度/litho 规则 | 全流程 |
没有对应 PDK，再强的工具也无法为该工艺做事——工具是通用引擎，PDK 才是工厂参数。开源 PDK（SkyWater/GF180 + OpenROAD，见 开源 EDA）让教学/小批量首次能绕过商业门槛。
二、同一个单元，多张「视图」喂不同工具
| 视图 | 抽象 | 消费方 |
|---|---|---|
| LEF | 外框、pin 位置/层、障碍，不含内部布线 | P&R |
| Liberty | pin 电容、时序弧查找表、建立保持、功耗、噪声 | 综合/P&R/STA/功耗 |
| Verilog | 单元逻辑行为、specify | 综合、门仿 |
| GDS/OASIS | 完整制造几何 | 物理验证/流片 F7 |
| SPICE | 晶体管网络 + BSIM | 库表征/模拟后仿/LVS |
库内部一致性（Liberty 时序 vs GDS 实测、LEF pin vs GDS 端口）是库团队的生命线——视图不一致会让 STA 签的时序与硅片脱节，且极难查。
三、PVT 角与多阈值库
单元延迟随工艺偏差、电压、温度变化，库用 PVT corner 表达：P（tt 典型/ss 慢/ff 快/sfp/fns 偏角）、V（标称/低压，低压时序急剧变差）、T（先进节点有温度反转，低温反慢）。每个角是一组合格的 Liberty + 器件模型，多角分析见 E2 MMMC。另有多阈值库：HVT 慢但漏电极低（非关键路径省电），LVT/ULVT 快但漏电大（救关键路径）——多 Vt 混排是 综合 C1/收敛 D5 平衡漏电与速度的旋钮（E4 功耗）。
四、时序模型：NLDM 与 CCS/ECSM
Liberty 延迟是随输入摆率 slew × 输出负载 load 变化的二维查找表：
- NLDM（非线性延迟模型）：经典查表，简单通用，早期/工作模型；
- CCS（Composite Current Source，Synopsys）/ ECSM（Cadence）：以电流源波形为基础，更准地刻画输入波形、噪声 glitch、SI 串扰，先进节点签核用；
- 库还带 leakage/internal energy 功耗视图、CCS noise/power、OCV/AOCV/POCV 统计降额参数（E1/E2）。
通常综合早期用 NLDM 快速估计，签核切 CCS + 签核精度寄生（F6）。
五、库版本与 foundry 认证：它能决定工具选择
这是最「管理」却最致命的一点：
- 认证是四元组：「工具版本/补丁 + PDK 版本 + 工艺层 + 用途（实现/签核可能分开）」一起认证，不是「这工具支持这工艺」一句话；
- 用了没认证/版本不符的组合，即便跑通，foundry 也可能不接受流片、不担良率责任；
- 工具不能想升就升：升工具要确认 PDK 认证，PDK 改版要重做 QoR 回归——这直接限制 G4 选型：某节点只认证 A 厂，就不能自由换 B；
- 库生命周期（alpha→production-certified）纳入 F10 基线：早期库可做架构探索，但流片必须切 production 认证库重跑全流程；
- 每份交付记录库版本/corner/工具补丁，保证可重放（C5、X4）。
六、好库与差库差在哪
- 单元档位齐不齐：驱动强度、各种触发器（使能/置位/扫描）、复合门、ICG、电平转换/隔离（UPF F8）、spare/eco cell（C5）、filler/tap/decap——缺档逼工具用次优组合；
- 表征质量：查找表精度、极端 corner、失配/噪声数据；
- 物理友好度：高度/track 对齐、pin 可达性、利于插冗余通孔与高密度布线（影响 D4 可布线性）；
- 多 Vt/多沟长选项决定功耗-速度权衡空间。
先进节点里，库与 PDK 的成熟度往往比选哪家工具更决定项目风险——用刚冻结、坑没踩完的库，全团队都在帮 foundry 测库。
相关与延伸
- 格式：F3 Liberty、F2 LEF/DEF、F6 SPEF/SDF、F10 版本基线。
- 消费方：C1 综合、D1 P&R、E1 STA、E2 MMMC、E4 功耗、E3 deck。
- 组织：G3 LSF、G4 选型、X4 数据管理。
- 概念：标准单元/Liberty、门电学、开源 EDA。
总结
PDK 不是单个库而是 foundry 授权的整套工厂说明书——标准单元、宏、技术文件、DRC/LVS/天线 deck、BSIM corner 模型、寄生规则和参考流程，工具是通用引擎、PDK 才是工艺参数；同一个晶体管网络以多张必须一致的视图分发：LEF 只给外框和 pin 供 P&R 连线、Liberty 用随 slew 和 load 变化的查找表给时序功耗供综合与 STA、Verilog 给功能、GDS 给真实几何、SPICE 给表征，视图不一致就会让签核时序与硅片脱节；工艺不确定性用 tt/ss/ff 的 PVT 库集合加 HVT/LVT 多阈值库覆盖，延迟模型从经典 NLDM 查表进化到能算噪声串扰的电流源 CCS/ECSM 供签核；而最硬的管理约束是认证绑定「工具版本补丁 + PDK 版本 + 工艺层 + 用途」四元组，工具不能随意升级、流片必须切 production 认证库重跑全流程、认证范围反过来决定能用哪家工具，加上单元档位、表征质量和物理友好度直接决定 QoR——先进节点中库与 PDK 的成熟度往往比选哪家 EDA 工具更能决定项目风险。