封装工艺流程：从背面减薄到切筋成型，芯片怎样被装进封装（OSAT 组装全流程）
更新时间：2026-09-25。Tapeout 之后发生了什么里留了一个悬念：设计交付的 GDSII 在晶圆厂变成一颗颗带电学功能的裸芯片（die）之后，还要经过哪条流水线才能成为焊在电路板上的成品？这一篇就走进封装厂（OSAT，外包封测厂）的车间，按真实工位顺序把封装工艺流程串起来：背面减薄、切片、固晶、键合或倒装、塑封、打标、切筋成型，BGA 还要加一道植球。每一步用什么设备、关键数字是多少、最容易出什么缺陷，是本篇的主线。互连方式的细节在引线键合、倒装与晶圆级封装，塑封料与焊球的材料学在封装材料：塑封料、焊料与 underfill，封装是什么可先回顾芯片封装入门。
本文要回答的问题
- 一片出厂厚度约 775μm 的 300mm 晶圆，为什么必须先从背面磨薄？磨到多薄，磨崩了怎么办？
- 刀片切片和激光隐形切片（stealth dicing）的切口机理有何不同？崩边（chipping）为什么是切片工序的头号缺陷？
- 固晶用的银胶、DAF 胶膜、共晶焊片分别用在什么场合？固化温度和空洞率怎么管控？
- 引线键合线和倒装芯片在主流程上从哪一步分叉、又在哪里汇合？回流峰值温度是多少？
- 塑封 transfer molding 为什么会产生气孔和分层？BGA 的焊球是在哪一步种上去的？
一、先看总图：封装工艺流程的工位地图
晶圆做完晶圆测试（CP，circuit probing，在探针台上用探针卡测整片晶圆）之后，合格的晶圆才会被送进封装车间。整个封装工艺流程可以概括为「先把整片切成单颗，再把单颗装上基板并接线，然后用塑料保护起来，最后成形出货」。
读图抓住两条线。第一，物料形态在切片处发生根本变化：之前是整片晶圆，之后是一颗颗独立的裸片；第二，流程在「电气互连」处按封装类型分叉——QFP、QFN、传统 BGA 多走引线键合，高性能倒装 BGA、CSP 走倒装回流，但分叉之后又在塑封（或倒装封装的 underfill 固化）处汇合。下面按顺序逐站拆解。
二、背面减薄 Back Grinding：先把晶圆磨薄
300mm 晶圆出厂标准厚度约 775μm（200mm 约 725μm），这个厚度是为了在千道晶圆厂工序中保持刚性。但成品封装要求芯片足够薄：一方面减小总封装高度（手机里的封装高度常以 0.1mm 为单位抠），另一方面薄芯片的热阻和硅本体电阻更低、引线键合长芯片的封装应力也更小。典型目标厚度：引线键合器件磨到 200~300μm，存储堆叠里的芯片可薄到 50μm 量级，倒装逻辑芯片通常保留 100~200μm。
减薄在专用减薄机（grinder）上进行，晶圆正面用贴膜保护后倒扣在真空吸盘上，金刚石砂轮自研磨：先以粗磨（砂轮粒度约 #600~#2000）快速去掉大部分余量，再以精磨（#8000 甚至更细）修掉粗磨留下的损伤层，最后常加一道化学机械或干法抛光（dry polish / CMP-less 工艺）去除亚表面裂纹。磨薄后的硅片像一张软胶片，极易翘曲碎裂，因此工程上常用 Taiko 工艺：只磨晶圆中央区域，边缘保留约 2~3mm 宽的厚环，整片仍有刚性环可搬运，到切片前才去掉。
| 项目 | 典型数字 / 做法 |
|---|---|
| 磨前厚度（300mm 晶圆） | 约 775μm |
| 磨后厚度 | 引线键合 200~300μm；倒装 100~200μm；堆叠可至 50μm |
| 砂轮 | 金刚石杯形轮，粗磨 #600~#2000 + 精磨 #8000 |
| 典型缺陷 | 背面崩裂、砂轮刀痕、亚表面微裂纹、翘曲、碎片 |
这一站的缺陷大多不在当下暴露，而在后面「还账」：精磨残留的微裂纹会在塑封吸湿后的回流高温中扩展成崩片，所以磨后表面粗糙度与裂纹深度是必检项，常见要求是加工变质层总深度控制在几个微米以内。
三、切片 Dicing：把晶圆切成一颗颗裸片
减薄后的晶圆贴上切割膜（dicing tape，一面带胶的 PVC 或 PO 膜，绷在金属框架上），送进划片机。主流有两种切法。
**刀片切片（blade dicing）**用一片厚度仅 15~30μm 的金刚石刀片（金属或树脂结合剂固结金刚石微粉），以每分钟 3 万~6 万转高速旋转，同时沿划片道（scribe line，版图上预留的 60~100μm 宽隔离带）进给，全程用去离子水冲淋冷却并排屑。一刀走完全部纵向道，再转 90° 走横向道，切透硅片但只在胶膜上留下浅痕——切完的芯片仍粘在膜上，由顶针从膜下一颗颗顶起取走。刀片是耗材，切若干米后会磨损变钝，需要在线磨刀。
**激光隐形切片（stealth dicing，SD）**完全不走材料去除路线：波长约 1064nm 的 Nd:YAG 激光透过硅面聚焦在晶圆内部特定深度，焦点处能量密度极高，硅被局部熔化再凝固，形成一层微孔与位错组成的改性层（SD layer）。沿切割道在不同深度打三到十几层改性层后，用贴膜扩膜（mount/expand）施加拉力，硅片便沿改性层像撕玻璃一样干净裂开。切口几乎没有切缝（刀片的锯口要损失约 30μm）、无水、无碎屑，对薄芯片和易碎的低 K 介质晶圆良率明显更高；代价是设备昂贵，对表面金属层和光路设计有要求。另一种激光开槽（laser ablation）则是先把正面划片道上的铜和低 K 介质烧出沟槽，再用刀片切透硅，两种工艺混合使用，称为两步法。
| 切片方式 | 机理 | 切缝 | 适用 |
|---|---|---|---|
| 刀片 dicing | 金刚石磨削去除材料，水冷 | 约 20~30μm | 成熟通用，厚片、宽划片道 |
| 隐形激光 SD | 体内成改性层后拉伸裂开 | 近乎为零 | 薄芯片、低 K、存储堆叠 |
| 激光开槽 + 刀片 | 激光开金属槽、刀片切硅 | 介于两者之间 | 先进低 K 逻辑芯片 |
切片头号缺陷是崩边（chipping）：正面崩边（top-side chipping）和背面崩边（back-side chipping），典型判据是崩边长度不得侵入划片道、通常要求小于 20~25μm。刀片钝化、进给过快、冷缺水不足都会加大崩边；崩边微裂纹延伸到有源区即判废。其他缺陷还有切偏（锯线吃掉芯片）、烧焦、静电打伤和膜上残胶。
四、固晶 Die Attach：把裸片粘到基板或引线框上
切好的芯片从胶膜上被吸嘴取走，进入固晶机（die bonder），任务是把它精确、平整、可靠地粘装到引线框（lead frame）的焊片岛或封装基板上。粘结材料有三大流派：
- 导电银胶（Ag-filled epoxy）：环氧树脂填充片状银粉，兼顾导电与导热，用点胶或刷胶施加。固化条件典型为 150~175℃ 烘箱 30~60 分钟。便宜、工艺窗口宽，是分立器件和传统引线键合封装的主力；
- DAF 膜（Die Attach Film）：预制成卷的固态胶膜，先贴到晶圆背面再切片，固晶时加热（约 80~120℃）让芯片与基板压合，随后固化。胶层厚度均匀、不爬胶、适合多芯片堆叠和薄芯片，存储封装几乎全用 DAF；
- 共晶焊片：金硅（AuSi，共晶点 363℃）或金锡（AuSn，共晶点约 280℃）预成形焊片，在还原性气氛（forming gas，氮氢混合气）或真空中加热共晶，导热导电最好、耐高温，用于功率器件和高可靠军品。功率器件还有烧结银（sintered silver）工艺，200~250℃ 低温加压烧结出多孔银层，导热能力远超焊料。
固晶质量看三个数字：位置精度（视觉对位，通常 ±25μm 以内）、芯片倾斜（die tilt，几个微米到 25μm 以内，取决于封装尺寸）、粘结层空洞率。空洞用超声扫描显微镜（SAM）检查，银胶大面积空洞会形成热点，典型规格是单空洞面积和总空洞率双限值。典型缺陷包括：胶量过多爬到芯片正面污染焊盘（爬胶/bleed-out）、胶量过少或漏点造成虚粘（die 脱落）、芯片崩角、取片放反（方向错误）。
五、电气互连：引线键合与倒装回流在这一站分叉
芯片粘牢之后，要把它的焊盘连到外面的世界。引线键合、倒装与晶圆级封装详细讲过两种互连，这里只对照它们在封装工艺流程主线上的位置。
**引线键合（wire bonding）**在焊线机上完成，基板加热到约 120~150℃：金丝（常见直径 25μm）或铜线（约 20μm，需保护气体防氧化）先在芯片铝焊盘上打出一个直径约为线径 1.5~2.5 倍的金属球（FAB，free air ball），超声加热压合形成第一焊点（ball bond），拉出弧形线弧后在引脚上楔焊出第二焊点（stitch bond），拉断线尾循环。一颗芯片常常要打几百到上千根线。典型缺陷有第一焊点虚焊（不粘，non-stick）、焊球下硅层被超声打碎（cratering，弹坑）、线弧塌丝碰线（wire sweep 在塑封时被料流冲弯短路）、颈部断裂。
**倒装（flip chip）**则在晶圆阶段就先在焊盘上做好凸点（bump：焊料球或铜柱，见基板、凸点与中介层）。固晶时芯片翻面、凸点对准基板焊盘，蘸取助焊剂后贴装，进回流炉按焊料熔化曲线加热——SAC305 无铅焊料的峰值温度约 240~260℃、液相线以上停留 60~90 秒，焊料熔融润湿形成焊点。冷却后在芯片与基板的间隙（典型 40~150μm）底部填注 underfill 环氧，靠毛细作用流动填满，再于约 150~165℃ 固化，用来分散焊点热应力。倒装路线也可以直接用预贴胶膜（NCF/NCF 非导电胶膜）在压合时一次完成互连与填充，热压温度约 250℃。典型缺陷包括虚焊/开路、焊点桥连短路、枕头效应（head-in-pillow，焊球与膏未真正熔合）、underfill 空洞和填料分层。
六、塑封 Transfer Molding：给芯片穿一层保护壳
引线键合完成后，芯片和金线完全裸露，必须用环氧塑封料（EMC，epoxy molding compound，环氧树脂 + 二氧化硅填料 + 固化剂，材料细节见封装材料篇）整体包封。工艺叫转注成型（transfer molding）：
- 基板整条（strip，多只封装连在一条基板上）预热后装入模压机的模腔合模；EMC 料饼预温到约 70~90℃ 变软；
- 柱塞以约 70~100kgf/cm² 的压力把熔融 EMC 经浇道、浇口转注进模腔，在 170~175℃ 下流动包裹芯片、线弧和引脚，60~120 秒内完成交联固化后开模；
- 出模后再做后固化（post cure，约 175℃ 数小时）让树脂反应完全。
塑封最怕的是气孔（void）和分层（delamination）。气孔来自模腔空气排不净、料中挥发物或引线过密阻滞料流；分层是 EMC 与芯片、基板界面黏合失效，常由界面污染、吸湿和热膨胀失配引起。塑封件按湿敏等级（MSL，Moisture Sensitivity Level）分级，拆封后若超过车间寿命必须在 125℃ 烘烤去湿，否则贴板回流时内部水汽汽化会把封装胀裂，俗称「爆米花」（popcorn cracking）。其他缺陷还有料流冲弯金线（wire sweep）、金丝被填料冲变形导致短路、未填满、飞边和模痕。倒装封装不做整体塑封，靠 underfill 完成局部保护；SiP 类产品则越来越多用压缩成型或液态塑封（LMC）。
七、打标、切筋成型与 BGA 植球
塑封之后的封装还是连在整条基板或引线框上的「毛坯」，收尾有几步。
打标（marking）：用激光打标机在封装表面刻出型号、批次、厂商标识和可追溯码（早期用油墨印字，激光已基本取代）。字迹深浅和对比度是检验项，刻穿塑封层会伤芯。
BGA 植球（ball attach）：球栅阵列封装没有引脚，连接靠底面阵列焊球。工序是先用钢网在基板焊盘上印刷助焊剂或焊膏，植球机把锡球（SAC305 等，常见直径 0.30~0.76mm，对应球距 0.4~1.27mm）摆入阵列，进回流炉（峰值同样约 240~260℃）让焊球与焊盘熔合，冷却后检查。典型缺陷有缺球、连球（桥连）、球径不均、共面度（coplanarity，所有球最低点的高度差，通常要求 ≤0.1mm 量级）超标、焊球表面氧化发暗。
切筋成型（trim & form）：针对引线框类封装（QFP、SOP、QFN 等）。塑封后的整条引线框在切筋成型模上先冲切掉连接各引脚的连筋（dam bar，塑封时挡料的工艺结构），再把引脚弯成封装规定的形状——鸥翼形（gull wing）或 J 形，并把单只封装从框带上分离落下。QFN 引脚不折弯，主要是切筋分离。典型缺陷是弯脚应力导致脚弯裂纹、引脚共面度差、切筋毛刺。
之后进入成品测试（FT，final test）：测试机加分选机（handler）对单只成品做直流、交流、功能和速度分选，按性能打标 bin，再做外观检验、编带或托盘包装。FT 与晶圆阶段的 CP 互补：CP 能在封装前剔掉坏片、省掉封装成本，FT 则把装配过程中引入的开路、短路和漏电问题挡在出厂前；两站各自的良率之差，直接反映封装工艺本身的损失。出货前还会按批次抽测可焊性（润湿性）和镀层成分，确保客户贴片时焊球或引脚能正常上锡。可靠性验证（温度循环、HTOL、uHAST 等）的做法见封装可靠性与失效测试。
八、工序-设备-缺陷总表：一张表记住八个工位
| 工序 | 典型设备 | 关键数字 | 典型缺陷 |
|---|---|---|---|
| 背面减薄 | 减薄机（金刚石砂轮） | 775→100~300μm，粗磨+精磨 | 崩裂、微裂纹、翘曲 |
| 切片 | 划片机 / 激光切割机 | 刀片 3 万~6 万转，切缝约 30μm | 崩边、切偏、烧焦 |
| 固晶 | 固晶机 die bonder | 银胶 150~175℃ 固化；对位 ±25μm | 空洞、虚粘、爬胶 |
| 引线键合 | 焊线机 wire bonder | 120~150℃，Au 25μm/Cu 20μm | 虚焊、弹坑、线弧短路 |
| 倒装回流 | 贴片机 + 回流炉 | 峰值 240~260℃；underfill 150~165℃ | 枕头效应、桥连、underfill 空洞 |
| 塑封 | 模压机 transfer mold | 170~175℃，70~100kgf/cm² | 气孔、分层、冲线、爆米花 |
| BGA 植球 | 植球机 + 回流炉 | 球径 0.30~0.76mm，峰值约 250℃ | 缺球、连球、共面度差 |
| 打标/切筋成型 | 激光打标机、切筋成型模 | 共面度 ≤0.1mm 量级 | 刻穿、弯脚裂纹、毛刺 |
贯穿全表的管控逻辑只有两条：一是每次加热都要考虑前道材料能否承受——银胶 175℃、塑封 175℃、回流 250℃，越往后单次温度冲击越剧烈，所以湿敏烘烤和温升曲线不可省；二是每一步的隐形缺陷都在后续热工序中兑现：减薄裂纹→回流崩片，固晶空洞→热区失效，界面分层→爆米花。OSAT 良率就是这样一站站抠出来的。
这一篇在知识体系里的位置
- 想看芯片进入封装之前最后一站发生了什么 → Tapeout 之后：GDSII 到出厂；
- 想深入两种电气互连的机理与工艺窗口 → 引线键合、倒装与晶圆级封装；
- 想知道 EMC、焊料、underfill 为什么这么配方 → 封装材料：塑封料、焊料与 underfill；
- 关心基板、凸点与 2.5D/3D 的高级形态 → 封装基板、凸点与中介层；
- 关心成品的热表现 → 封装热阻：结温与散热路径，想看可靠性考核 → 封装可靠性与失效测试；
- 想看封装外形从 DIP 到 BGA 的演进 → 封装发展史：从直插到球栅阵列。
总结
封装工艺流程就是「整片化零、单颗重组、穿壳出货」的三段式：先把约 775μm 的晶圆背面减薄到 100~300μm，用刀片或隐形激光沿划片道切成裸片；再在固晶机上用银胶、DAF 或共晶焊片把芯片粘到基板并固化，随后分叉走 120~150℃ 的引线键合或峰值 240~260℃ 的倒装回流加 underfill；汇合后用 170~175℃ 的 transfer molding 转注塑封（BGA 则植球回流），最后激光打标、切筋成型、FT 测试出货——减薄微裂纹、切片崩边、固晶空洞、键合虚焊、塑封气孔分层、植球共面度，每一步的缺陷都在后道热工序中兑现，这正是湿敏管控和工序顺序不能乱的根本原因。