极客工场

Appearance

共 1,371 字预计阅读约 5 分钟

带隙基准 Bandgap：CTAT 与 PTAT 互补产生温度无关电压 ​

更新时间：2026-09-19。前置：ADC 过采样/ENOB、R-2R DAC、数字 PLL。ADC 的 LSB、DAC 的满量程、PLL 的偏置、比较器阈值都需要一个不随温度/电源/工艺漂移的基准电压。带隙基准（bandgap reference）是片上最经典的方案。

一、目标：一个近似零温度系数的电压 ​

想要在 −40~125℃ 都稳定的基准。没有单一器件电压是恒温的，但可以把一个随温度下降的电压和一个随温度上升的电压按合适系数相加，让温度系数（TC）在某个温度附近抵消为零。

  • CTAT（Complementary To Absolute Temperature，负温度系数）：双极型管的发射结电压 Vbe，约 −1.5 ~ −2 mV/℃。
  • PTAT（Proportional To Absolute Temperature，正温度系数）：热电压 Vt = kT/q，约 +0.086 mV/℃（300K 时 Vt≈25.9mV）。

二、两个关键电压：Vbe 与 ΔVbe ​

  • Vbe（CTAT）：BJT 在固定电流下 Vbe≈0.6~0.75V，并随温度下降；把 Vbe 外推到绝对零度，硅的带隙能量对应电压约 Vg0≈1.12~1.2V——这正是「bandgap」名字来源和目标输出值。
  • ΔVbe（PTAT）：让两个相同类型 BJT 流过不同电流密度（用发射区面积比 n:1 或电流比实现），它们的 Vbe 之差： ΔVbe = Vt·ln(n)，与绝对温度 T 成正比（因为 ln 里工艺/饱和电流项消掉了）。 让这个 ΔVbe 落在一个电阻上产生 PTAT 电流，再流过另一电阻放大成 K·Vt。

三、基本结构 ​

bash
            运放(强制 X、Y 两点虚短相等)
           ┌──────┴──────┐
 Vref ●───┤X            Y├──●
   │      Q1(面积=1)       Q2(面积=n)
  R(CTAT/  │ Ic1           │ Ic2
   求和)  ─┴─             ─┴─
   │      GND             Rpt(电阻) ── GND   (ΔVbe=Ic2·Rpt=Vt·ln n)
   └─ Vref = Vbe(CTAT) + K·Vt(PTAT)
  • 运放负反馈钳制两个支路基极/电阻顶节点等电位，使 Q1、Q2 电流密度成比例。
  • Q2 发射极串电阻 Rpt：两支路 Vbe 之差落在 Rpt 上 → PTAT 电流 Ipt = ΔVbe/Rpt = Vt·ln(n)/Rpt。
  • 该电流（或其镜像）流过合适阻值，在输出端叠加一个正温系数电压 K·Vt 到 Vbe 上： Vref = Vbe + K·Vt
  • 选 K 使 dVbe/dT + K·dVt/dT = 0：因 Vbe 系数约 −1.5mV/K、Vt 约 +0.086mV/K，需 K≈17.2，于是 K·Vt 在室温约 0.45V，加 Vbe≈0.7V → Vref≈1.20~1.25V（恰好接近硅带隙外推电压），一阶 TC≈0。

输出可再经电阻分压/缓冲/LDO 产生 ADC 基准（如 3.0/2.5V 时单独用，低压工艺用 sub-bandgap 输出 0.5~0.6V 再放大）。

四、非理想因素与校正 ​

  • 一阶抵消，高阶残留（curvature，曲率）：Vbe 与温度并非严格线性（含 T·lnT 项），PTAT 是严格线性，只能在一个温度点完全抵消，两端有「曲率」弯曲。高精度用**曲率校正（高阶补偿）**或分段温度补偿。
  • 运放失调电压（offset）：X、Y 两点若有 Vos，相当于在 ΔVbe 上叠加失调，被增益放大成显著误差和温漂（Vos 本身随温漂）。用低失调运放、chopper（斩波稳零，见比较器失调处理思想）、大面积输入对管。
  • 电阻温度系数与匹配：Rpt 和求和电阻的 TC/失配直接改变 PTAT 系数；用同类型电阻（TC 可部分抵消）、匹配布局。
  • 电源抑制（PSRR）：电源纹波会漏到 Vref，ADC/PLL 供电噪声经基准进入结果；bandgap 输出经 LDO/RC 滤波、运放高 PSRR、与数字开关电源隔离。
  • 启动电路（startup）：bandgap 有简并点——所有电流为 0、节点为 0 也是一个「工作点」，上电可能卡在零电流死态。必须有 start-up 电路在上电时注入扰动把它拉离零点，正常工作后自动断开（否则持续耗电/拉偏）。
  • 噪声：BJT 闪烁噪声、电阻热噪声经放大，基准要低噪声设计/大电容。
  • 工艺角偏差：典型值在工艺角下偏离目标，需 trim（熔丝/数字修调 Vref 到目标值）。
  • 功耗与低压：经典 1.2V bandgap 在深亚微米（Vdd<1.5V）裕量紧张，现代用电流模式 bandgap、sub-1V bandgap（电阻分压后比较）、开关电容/CMOS 阈值基准等替代。

五、在系统里的位置 ​

bandgap 常是芯片最先需要稳定、最后才允许关断的模块：它给 LDO、ADC/DAC 基准、PLL 电荷泵偏置、比较器阈值、温度传感器（直接利用 PTAT 测温度，见 时钟监控 的温度联动）提供基准。上电时要等 bandgap 稳定后再让 ADC/PLL 校准。

六、常见的坑 ​

  1. 忘了启动电路：上电偶发卡死在零电流简并点，整片无基准/不起振。
  2. 运放失调被放大：输入对管失配使 ΔVbe 误差大、温漂超标；用 chopper/trim。
  3. 只做一阶补偿：高低温两端曲率弯曲超差，高精度要 curvature correction。
  4. 电阻 TC/失配：Rpt 与求和电阻类型不匹配，PTAT 系数随温漂。
  5. PSRR 不足：数字负载瞬态经 Vdd 调制基准，ADC 结果抖；加滤波/LDO/隔离。
  6. 未 trim 工艺角：不同 corner 下 Vref 偏差超 ADC 精度要求。
  7. 启动电路不断开：正常工作时仍注入电流，拉偏基准、增功耗。
  8. 稳定性/相位裕度：反馈环路振荡导致基准抖，需频率补偿。
  9. 上电时序：bandgap 未 settle 就让 ADC/PLL 使用，结果乱；加 ready 标志。
  10. 噪声/长走线：基准引脚在板上走长线易耦合，就近缓冲/去耦（见 SAR 基准去耦）。
  11. 低压下经典结构摆不开：1.2V 加 BJT/MOS Vds 在 1.0V 工艺下不工作，要用 sub-bandgap。
  12. 直接带载：bandgap 输出驱动能力弱，直接接负载拉低，要缓冲。

相关与延伸 ​

基准如何决定 ADC 精度见 SAR ADC、ADC 过采样、R-2R DAC；基准为 PLL 供偏置见 全数字 PLL、fractional-N PLL。

总结 ​

带隙基准把双极型管发射结电压 Vbe（约 −1.5mV/℃ 的 CTAT）与由两支不同电流密度 BJT 的 Vbe 之差 ΔVbe=Vt·ln(n) 产生的正温系数电压（PTAT，Vt=kT/q≈+0.086mV/℃）按 K≈17 相加，使一阶温度系数在室温抵消，得到约 1.2V（接近硅带隙外推电压 1.12~1.2V）的近似恒温基准；运放负反馈钳制两支路等电位、把 ΔVbe 落在电阻上转成 PTAT 电流再叠加到 Vbe 上——但必须有把电路拉离零电流简并点的启动电路，并用低失调/斩波运放、匹配电阻、曲率校正、trim 和 PSRR 滤波分别应对失调放大、高阶温漂、工艺角和电源噪声，上电还要等其稳定后再供 ADC/PLL 使用。