极客工场

Appearance

共 3,877 字预计阅读约 13 分钟

功耗与发热：电怎么变成热，结温、热阻与撞功耗墙是怎么回事 ​

更新时间：2026-09-15。本文是「集成电路大类 · 低功耗设计与验证」入门层系统篇第 13 篇。前面讲的多是「电从哪来、怎么省」，这一篇讲电的归宿——热。对高性能芯片，散热往往比供电更早成为频率和规模的天花板，「功耗墙」「TDP」「降频」「暗硅」这些词全是热的故事。功耗背景见《为什么要拼低功耗》与《功耗从哪来》，系统地图见低功耗导读。

本文要回答的问题 ​

  • 芯片用掉的电最后都去哪了？为什么说「功耗≈发热量」？
  • 热是怎么从晶体管传到空气的？结温、热阻、θja 各是什么？
  • 芯片撞到「功耗墙」时，物理上到底发生了什么？
  • TDP、睿频/boost、热降频（throttling）三者什么关系？
  • 为什么先进工艺会出现「芯片做得出、却不能同时全开」的暗硅？

一、电的归宿：几乎全部变成热 ​

CMOS 芯片里，电容每次 0→1 充电、1→0 放电，能量在导通电阻上耗散；短路电流、亚阈值漏电同样在沟道电阻上生热。除了极小一部分以射频辐射、对外驱动信号等形式离开，芯片从电源吸取的电能绝大部分在本地转化为热。所以稳态下：

bash
芯片发热功率 ≈ 它消耗的电功率 P

这也是为什么《为什么要拼低功耗》里说高性能芯片「功耗几乎 100% 变成热」——省电与控热是同一枚硬币的两面。热不像电可以导到地，它必须沿物理路径流到环境中去，流得顺不顺，决定芯片内部会积多高的温度。

二、热路：和电路一模一样的欧姆定律 ​

热从晶体管的结面（junction，硅片里真正发热处）出发，层层向外：结 → 芯片封装外壳（case）→ 散热片/均热板（heatsink）→ 风扇/对流 → 环境空气（ambient）。每一段导热路径都对热流有阻碍，叫热阻（thermal resistance）θ，单位 °C/W（每瓦功耗堆高多少度）。

把它类比成电路非常好记：

电路热路
电流 I热流（功耗）P（瓦）
电压差 ΔV温差 ΔT（°C）
电阻 R热阻 θ（°C/W）
ΔV = I × RΔT = P × θ

于是最常用的结温公式：

bash
Tj = Ta + P × θja
  • Tj：结温（晶体管实际温度，最热、最该保护的点）；
  • Ta：环境温度；
  • θja：结到环境的总热阻，是封装 θjc + 散热界面 + 散热片到空气 θca 等串联之和。

可核验算例：某芯片 θja = 25 °C/W，环境 45°C（密闭设备里偏高），持续功耗 2W：

bash
Tj = 45 + 2 × 25 = 95°C

若功耗升到 2.6W，Tj = 45 + 2.6×25 = 110°C，可能越过结温上限。功耗只涨 30%，结温就从安全区冲到红线——这就是热预算为什么刚性。芯片上还有**热容（thermal capacitance）**类比电容：它让温度不能突变，因此芯片可以在几秒短时间内跑超过持续散热能力的高功耗（睿频/boost），热量暂存在封装热容里；但时间一长仍受稳态 P×θ 约束。

热路类比电路：Tj = Ta + P × θja（第 3 张）

三、功耗墙：不是做不快，是供不上、散不掉 ​

结温有硬上限：商用硅常见约 105°C 上下（车规等可到 ~150°C），长期高温还会加速电迁移、栅氧老化，缩短寿命。于是芯片里有温度传感器 + 温控逻辑：当 Tj 逼近阈值，就主动热降频（thermal throttling）——降频、降压（DVFS）、关核、插入空泡，把 P 压下来让温度回落。

这道由供电和散热共同划定的频率/规模上限，就是功耗墙（power wall）。它的残酷之处在于：理论上把晶体管堆更多、频率拉更高可以更快，但在给定封装与散热下，功耗和热先到顶，再快的电路也无法持续开启。你看到的手机玩游戏发烫后掉帧、笔记本渲染时降频，都是撞墙后 throttling 的直接表现。

TDP 是什么、不是什么 ​

  • TDP（Thermal Design Power，热设计功耗）：要求散热方案在典型持续负载下能散掉的功率，是给散热器/风扇选型用的持续指标。
  • TDP 不是瞬时峰值：睿频/boost 时芯片短时功率可显著高于 TDP（靠热容缓冲）；也不是绝对最大值（电气上还有 PL1/PL2 等功耗限）。把 TDP 当「芯片永远只耗这么多」会低估峰值电流与热冲击。

四、暗硅：先进工艺把功耗墙刻进了芯片版图 ​

按 Dennard 缩放（见《为什么要拼低功耗》），晶体管变小、供电电压同比下降，单位面积功率本可保持恒定，于是可以放心地把更多晶体管用起来。但深亚微米后 V 降不动了、阈值电压降不动了，频率和密度却继续涨，单位面积功率密度飙升。

结果是：一整颗现代芯片上的所有逻辑单元若同时按高频跑，功耗和热会远超封装/散热能力。因此任何时刻总有一部分硅必须处在关断或低频状态才能散热——这些区域在热像图上是「暗」的，称为暗硅（dark silicon）。

  • 物理含义：不是没有晶体管，而是供不起它们同时全亮。
  • 工程应对：电源域划分，把当下不用的大块电源门控断电（既省漏电也减发热）；多核轮流工作、异构大小核（重活大核、轻活小核）；空间上让热点在芯片上「走动」避免局部长期过热。
  • 对架构师：晶体管预算从「能放多少」变成「同一时刻能点亮多少」，低功耗设计在先进工艺上几乎等价于热可行设计。

五、正反馈伏笔：热了更漏电、漏电更热 ​

温度升高不只触发降频，还会指数级抬高亚阈值漏电（后续《漏电与工艺》篇细讲机理）；漏电也是功耗、也生热，于是出现 热↑ → 漏电↑ → 功耗↑ → 热↑ 的正反馈。入门先记住：静态读功耗/读温度时系统未必稳定在一个点，温控、电源门控的一个隐含职责就是打断这条正反馈链。这条回路在下一篇《漏电与工艺》与后续《功耗与热的耦合》篇中展开。

六、想让芯片更凉，本质是在改公式哪一项 ​

从 Tj = Ta + P×θja 出发，降温只有两个抓手：减小 P（低功耗）或减小 θ（更好的散热路径）。

减小热阻 θ 的常见办法：换导热更好的封装（外露焊盘 DFN/QFN、金属顶盖）、加散热片/均热板/热管、强制风冷甚至液冷、增大铜皮与过孔把热导到 PCB。这些是封装与系统散热手段；而低功耗设计是在源头减小 P——同样性能下少生热，等于在公式里直接把热堆低。手机这类空间密闭、无风扇的设备，散热路径 θ 很难做小，因此压 P（DVFS、电源门控、大小核、暗硅调度）几乎是唯一可控杠杆，这也是移动端低功耗比桌面端更苛刻的物理原因。

七、结温预算算例：留多少温升余量 ​

把公式反过来用，就能从结温上限倒推「最多允许多少功耗」：

bash
已知：Tj_max = 105°C，最恶劣 Ta = 70°C（密闭设备内部），θja = 20 °C/W
允许温升     ΔT = 105 − 70 = 35°C
允许持续功耗 P_max = ΔT / θja = 35 / 20 = 1.75 W

也就是说，哪怕数据手册上同一颗芯在空调房（Ta=25°C）能跑 (105−25)/20 = 4W，装进 70°C 密闭环境后持续功耗预算只剩 1.75W——环境温度每升高，可用功率预算就被线性吃掉。工程上还不会把 P 顶到 Pj_max，常给结温留 10~15°C 余量（应对热点不均、老化、传感器误差）。这种「从最恶劣 Ta 反推持续功耗上限，再反推频率/核数」的做法，就是热约束下的功耗预算，与电池预算从续航倒推平均功耗是同一种逆向工程，只是约束从「能量」换成了「结温」。

八、温控长什么样：boost、节流与回滞 ​

真实芯片的温控不是到点硬关，而是分级：

温度-频率控制（示意，非严格比例）（第 4 张）
  • 低于温控点：允许 boost，利用热容短时冲高（跑分、瞬时响应）；
  • 到 T_control：逐步降频/降电压/关核，让 P×θ 减小、结温回落；
  • 逼近硬上限：直接热关断保护器件。
  • 常用回滞（hysteresis）：温度降回明显更低的恢复点才重新提频，避免在阈值边缘频繁来回抖动（频率反复横跳比稳定低频体验更差）。

看懂这条曲线，就能解释「为什么手机刚进游戏很流畅、几分钟后掉帧」——前期在吃热容 boost，撞 T_control 后节流，最终稳定在散热能力允许的持续帧速。

九、热设计中的几个常用概念 ​

  • 结温/壳温/环境温（Tj/Tc/Ta）：Tj 是硅片热点真实温度（受保护对象），Tc 是封装外壳可测温度，Ta 是周围空气；知道 θjc、θca 后三者可用热阻链互推。用热电偶只能测到 Tc/表面温，Tj 要靠芯片内温度传感器或热阻模型反推。
  • 热时间常数：温度对功耗的响应不是瞬时的，封装/散热系统像 RC 一样有时间常数（手机里常是几十秒到数分钟量级）。这既给了短时 boost 的窗口，也意味着散热设计要按「长时间持续负载」而非瞬时跑分来定。
  • 热点（hotspot）与空间不均：整颗芯片平均功耗不高，不代表局部不热——CPU 大核、GPU、电源管理模块可能形成局部热点，其 Tj 远高于平均。签核要做芯片级热图（thermal map），必要时让负载在多核间迁移「匀热」。
  • 被动散热的边界：手机、手表无风扇，全靠外壳自然对流和辐射，θ 大且受握持（手捂住、揣兜）进一步恶化，所以这些设备的持续性能往往由「外壳允许温度」而非芯片 Tj_max 先封顶。
  • 车规与工业的高温环境：发动机舱 Ta 可到 105°C 以上，留给 P×θ 的温升预算极小，这是车规模拟/处理器重视高温漏电与热设计的原因（呼应漏电与工艺温度翻倍律）。

把散热系统也看成一笔「预算」有助于统一理解：热设计做的事，和电池能量预算是对称的——电池预算约束的是单位时间平均能取多少电（E_use/T），散热预算约束的是单位时间平均能排多少热（(Tj_max−Ta)/θja），两者都给芯片的平均功耗画了一道不可越过的天花板，取两者中更小的那个作为真实可持续功耗。移动设备常常是电池（要续航）和外壳温度（握持舒适）同时收紧，桌面/服务器则更多由散热和功耗封顶收紧。低功耗设计的价值，就是在同样的两道天花板下塞进更多有用计算。

这一篇在知识体系里的位置 ​

总结 ​

一句话总结：芯片从电源吸取的电能除极少部分以射频等形式离开外几乎全部在晶体管电阻上变成热，所以稳态发热功率≈电功率，而热必须沿结面→封装 θjc→散热片→对流 θca→环境这条有热阻的物理路径流出，热路与电路严格同构：热流 P 类比电流、温差 ΔT 类比电压、热阻 θ 类比电阻，核心公式是 Tj = Ta + P×θja（如 θja=25°C/W、Ta=45°C 时 2W 即 95°C、2.6W 就 110°C，功耗涨 30% 结温就冲破红线，说明热预算极其刚性），热容则类比电容使温度不能突变、允许芯片靠睿频/boost 短时超过持续散热能力；因为结温有约 105°C（车规更高）的硬上限且高温加速老化，芯片用温度传感器在逼近阈值时 thermal throttling 降频降压关核，这道由供电和散热划定的频率规模天花板就是功耗墙，其本质不是做不出更快电路而是供不上电、散不掉热；TDP 只是要求散热能压住的典型持续功率、既非瞬时峰值也非绝对最大值；先进工艺因电压不再随尺寸同比下降、功率密度飙升，整片晶体管无法同时高频开启，任何时刻都必须让一部分硅断电或低频散热即暗硅，工程上用电源域划分与电源门控、异构大小核、热点迁移来应对，架构师的晶体管预算也从「能放多少」变为「同一时刻能点亮多少」；最后温度上升还会指数抬高漏电、漏电再生热形成正反馈，必须靠温控和电源门控打断——这把低功耗与热可行设计在先进工艺上彻底绑成了同一件事。