极客工场

Appearance

共 1,085 字预计阅读约 4 分钟

芯片测试全流程：CP、FT、老化与诊断签核 ​

更新时间：2026-10-01。这是 DFT 与测试 10 篇专题的收尾，把前面生成的向量放到“晶圆 → 封装 → 出货”的真实产线流程里串起来。

本文要回答的问题 ​

  • 为什么封装前后各测一次（CP/FT），各测什么？
  • 老化和系统级测试在抓哪类漏网缺陷？
  • 一颗芯片怎么被分 bin，测试成本怎么控制？

一、CP：晶圆探针测试 ​

晶圆还没切割时，探针卡扎在每个 die 的焊盘上跑测试：

  • 尽早筛掉坏 die，避免花封装成本。
  • 可跑部分关键图案（受探针供电/速度限制，通常不做全部实速项）。
  • 记录每个 die 的结果和 bin，统计晶圆良率图，给工艺反馈。

二、FT：封装后终测 ​

封装完成后在 ATE 上做完整测试，这是出货前的正式关卡：

  • 跑全量 stuck-at / transition / 模拟 / 高速接口测试。
  • 多温度（冷/常温/热）、多电压条件，保证规格边界内可靠。
  • 按性能/功耗分 bin（如高频高性能档、低频档），差异化定价。

三、老化与系统级测试 ​

  • burn-in 老化：在高温高压下加电运行一段时间，加速并筛除“早期失效率”高的脆弱器件（浴盆曲线左端），车规等高可靠产品常做。
  • SLT（System Level Test）：在接近真实应用的板卡上跑实际负载/操作系统，抓 ATE 结构化测试和功能测试都漏掉的缺陷，大型 SoC/GPU 普遍采用。

四、量产测试流程图 ​

chip-design/verification/dft-cp-ft-burnin-diagnosis.md D2 示意图

五、成本与签核闭环 ​

  • ATE 时间和老化时长直接折算成本，按产品等级裁剪测试项；关键不是“测得越多越好”，而是以目标 DPPM（百万缺陷数）做最经济的组合。
  • DFT 覆盖率、向量、测试程序需版本签核并与网表/PDK 对应。
  • fail bin 与诊断数据回流，驱动 DFT 补强、设计改进和工艺良率提升。

六、常见坑 ​

  • CP 测太少，坏 die 流到封装拉高成本；或 CP 测过多，探针成本反超收益。
  • FT 只在常温单压测，边界条件缺陷漏到客户现场。
  • 分 bin 标准与实测能力不匹配，高档芯片现场翻车。
  • 结构化测试通过却跳过 SLT，残余缺陷在复杂负载下才暴露。
  • 测试程序与网表版本漂移，造成误判。

小结 ​

CP 早筛省封装、FT 全测分 bin、burn-in 去早期失效、SLT 抓残余缺陷；以目标 DPPM 和成本做组合，诊断数据闭环回流。DFT 与测试 10 篇至此完成，T4 的 37 个位置全部齐备。

总结 ​

DFT 向量要放进真实量产流水线才兑现价值：**CP（晶圆探针测试）**在切割前扎针测每个 die，尽早筛坏片省封装成本、出晶圆良率图，但受探针供电速度限制通常不做全部实速项；FT（封装后终测）是出货正式关卡，在 ATE 上跑全量 stuck-at/transition/模拟/高速接口，并做多温度多电压、按性能功耗分 bin 差异化定价。两道补充关卡抓漏网缺陷：burn-in 老化用高温高压加速筛掉浴盆曲线左端的早期脆弱器件（车规常做），SLT 系统级测试在真实板卡上跑实际负载/操作系统，抓结构化和功能测试都漏掉的缺陷（大 SoC/GPU 普遍采用）。关键理念是 ATE 时间即成本，不是测得越多越好，而是以目标 DPPM 做最经济的测试组合，测试程序/向量/网表版本签核对应，fail bin 和诊断数据回流驱动 DFT、设计和工艺改进。