硅热氧化：SiO2 生长机制、Deal-Grove 模型与热预算
更新时间：2026-09-24。本文是芯片设计**进阶层（intermediate）**晶圆制造工艺系列的一篇。上一篇薄膜沉积：CVD/PVD/ALD 三大路线对比讲「把外部材料长到晶圆上」，本篇的热氧化恰恰相反——消耗硅片自己的表面长成 SiO2。这层氧化膜是 MOS 栅介质、器件场隔离、注入掩模和牺牲层，是硅基集成电路的基石之一。它在 FEOL 流程中的位置见 CMOS 前端制造全流程 FEOL。
本文要回答的问题
- SiO2 这层薄膜在芯片里到底承担多少角色？为什么它不可替代？
- 硅热氧化时，氧化层已经盖住了硅表面，氧怎么继续进去反应？反应到底发生在哪里？
- 为什么氧化层越薄长得越快、越厚长得越慢？Deal-Grove 模型的线性区和抛物线区分别由什么限速？
- 干氧、湿氧、高温氧化各自的膜质和速度差多少？栅氧为什么必须用干氧？
- 什么是热预算（thermal budget）？为什么先进节点拼命压低热预算，RTA 和高 K 金属栅与此有什么关系？
一、SiO2：芯片里最重要的一层薄膜
打开任何一张 CMOS 工艺剖面图，SiO2（二氧化硅）几乎无处不在。它的性质恰好同时满足集成电路的多项苛刻要求：极佳的电绝缘性，击穿场强约 10–15 MV/cm（10 nm 厚的膜能承受 10 V 以上）；与单晶硅形成近乎理想的界面；化学性质稳定，能挡住大多数腐蚀液；还可以直接由硅衬底「长」出来，没有黏附问题。
SiO2 在工艺中的主要角色如下：
| 角色 | 用在哪 | 关键要求 |
|---|---|---|
| 栅介质（gate oxide） | MOS 栅极与沟道之间 | 极薄、无针孔、界面态极低 |
| 场氧（field oxide） | 器件之间的厚隔离层 | 厚（数百 nm）、绝缘耐压高 |
| 注入/扩散掩模 | 离子注入、掺杂推进时挡住部分区域 | 足够厚以阻挡离子或杂质 |
| 牺牲氧化层 | 注入前长一层、之后剥掉，带走表面损伤 | 质量要求低，重在清洁表面 |
| 侧墙、垫层、钝化 | 侧墙间隙、金属层间介质 | 多数改用 CVD，见薄膜沉积 |
这里还藏着「为什么是硅」的答案。锗、砷化镓也能长天然氧化层，但 GeO2 水溶性强、GaAs 氧化层缺陷密布，都做不成可靠栅介质。另一面，室温下硅在空气中只缓慢长出约 1–2 nm 薄而不均的天然氧化层（native oxide），毫无电学价值却是工艺大敌：栅氧生长、接触孔金属化前都要用 HF 漂洗去净并缩短空气等待时间（queue time），否则接触电阻升高。热氧化本质就是把「随机劣质的天然氧化」替换成「受控、精确到埃的热氧化」。
栅与沟道之间的绝缘膜越薄越均匀，晶体管开启越锐利、漏电越低。这层膜过去一直是热生长 SiO2；65 nm 后物理厚度缩到 1.5 nm 以下、隧穿漏电无法接受，才让位给 ALD 生长的 HfO2 高 K 介质（见薄膜沉积第六节）。但即便用了高 K，硅与 HfO2 之间仍保留约 0.5–1 nm 的热氧化 SiO2 界面层——这个界面质量至今没有第二种材料能替代。
二、热氧化的反应与设备：硅在高温下「烧」成氧化层
**硅热氧化（thermal oxidation）**把硅片送进高温炉管（furnace），加热到 900–1200°C 并通入含氧气氛，表面硅与氧化剂反应生成 SiO2。按氧化剂不同分两种：
- 干氧氧化（dry oxidation）：通入干燥的纯氧气，反应为 Si + O2 → SiO2。氧化层结构致密、均匀性好、针孔少、界面质量高，但生长速度慢；
- 湿氧氧化（wet oxidation）：通入携带水蒸气的氧气，或让氧气通过加热的高纯水瓶（鼓泡）带入水汽，反应为 Si + 2H2O → SiO2 + 2H2。水分子在 SiO2 中扩散比氧分子快得多，生长速度快数倍，但膜的致密程度和界面质量略逊。
传统设备是水平或立式石英炉管：外围电阻加热形成 900–1200°C 恒温温区，一炉上百片同时氧化，产能大、温场均匀，但升降温慢、高温停留长。为防热冲击并让各片氧化起点一致，要在 700–800°C 中温区缓慢装卸；立式炉（vertical furnace）硅片水平叠放、气流自上而下，均匀性和颗粒控制更优。先进工艺的短时间氧化则改用单片式快速热处理设备（见第六、七节）。
热氧化与沉积根本不同的几何事实是：氧化要消耗硅衬底。SiO2 体积约为被消耗硅的 2.2 倍：每长 100 nm 氧化层，约 44 nm 硅被吃掉，剩余约 56 nm 高出原始表面。界面随氧化不断向硅内推进，这解释了场氧为什么要预先刻槽容纳膨胀。
选择性氧化的经典用法是 LOCOS（Local Oxidation of Silicon，硅的局部氧化）：先长薄垫氧、再用 CVD 长一层 SiN 并光刻出图形，然后高温湿氧长场氧。SiN 不透氧，盖住的区域不氧化，只有暴露区域长厚场氧。但氧化剂会从 SiN 边缘横向钻入，把场区边缘长成弧形的「鸟嘴（bird's beak）」，侵占器件面积；鸟嘴长达数百 nm，到 0.25 μm 节点已无法接受，LOCOS 才被浅沟槽隔离（STI，刻槽 + CVD 填氧 + CMP磨平）取代——这是「沉积 + 抛光」接管「纯热氧化」职能的第一个信号。
三、氧化反应发生在哪里：氧必须穿过氧化层到达 Si/SiO2 界面
热氧化最反直觉的一点是：表面已被致密 SiO2 盖住，氧化为什么还能继续？答案是氧化剂靠固态扩散穿过氧化层，在 Si/SiO2 界面与硅反应——外表面没有硅、氧化层内没有未反应的硅，反应严格发生在氧化层最深处的界面上。
对照这张图，从气相到界面要连续跨过三道关卡，每一道都可能成为速度瓶颈：
- 气相输运：氧化剂从主气流到达表面并吸附，得到表面浓度 Cs；气流充足时通常不是瓶颈；
- 氧化层内扩散：服从 Fick 定律，F2 = D(Cs − Ci)/x，D 为扩散系数、Ci 为界面浓度。分母里有 x：氧化层越厚，扩散越慢；
- 界面反应：反应通量 F1 = k·Ci，k 为界面反应速率常数。
稳态时三步通量相等，氧化剂不会在任何一处无限堆积。这个「扩散 + 界面反应串联」的图像，就是下一节 Deal-Grove 模型的全部基础。
四、Deal-Grove 模型：线性区 → 抛物线区
1965 年 Bell Labs 的 Deal 和 Grove 解出上述串联模型，得到至今仍是计算氧化时间基本工具的 Deal-Grove 模型：
x² + A·x = B·(t + τ)
B 是抛物线速率常数（主要由扩散系数 D 决定），B/A 是线性速率常数（主要由界面反应速率 k 决定），τ 修正初始氧化层。方程不必死记，关键看它在薄膜、厚膜两个极端的近似行为。
两个区的物理含义：
- 线性区（氧化初期，氧化层薄）：扩散距离短、Ci ≈ Cs，速度被界面反应 k 卡住，x ≈ (B/A)t，温度越高速率越大；
- 抛物线区（氧化后期，氧化层厚）：1/x 把扩散通量压低、Ci ≈ 0，速度被扩散卡住，x² ≈ Bt，厚度与 √t 成正比——场氧动辄在 1000°C 以上烧几小时甚至十几小时，原因就在这里；
- 起始区特例：干氧最初几十纳米长得比模型预测快（氧先填充表面空位），用 τ 修正；超薄栅氧区间模型误差大，实际靠实测标定。
D 和 k 都服从 Arrhenius 关系，升温同时加速两区，湿氧的 B 又比干氧大数倍（水分子扩散快、溶解度高）。量级上，1000°C 干氧的 B/A 约每小时十几纳米、B 约 0.02–0.05 μm²/h：长 20 nm 栅氧约需二三十分钟；长 500 nm 场氧干氧要十几小时、湿氧两三个小时——这正是栅氧用干氧、场氧用湿氧的定量根据。
五、干氧与湿氧：质量与速度的工程取舍
Deal-Grove 模型里同一个温度下，干氧和湿氧走的是两套速率常数。把气氛选择摊开对比：
| 维度 | 干氧氧化（O2） | 湿氧氧化（H2O 蒸气） |
|---|---|---|
| 氧化剂 | 干燥 O2 | 水蒸气（O2 鼓泡带水，或 H2+O2 原位燃烧） |
| 生长速率 | 慢 | 快约 5–10 倍（同温度厚膜区） |
| 氧化层结构 | 致密、均匀、针孔少 | 略疏松，含少量羟基（-OH） |
| 界面质量 | 界面态密度低，最好 | 界面态、固定电荷略高 |
| 击穿强度 | 高 | 略低 |
| 典型厚度用途 | 10–50 nm 栅氧、屏蔽氧化层 | 数百 nm 场氧、厚掩模层 |
| 在工艺里的分工 | 栅氧全程干氧，常含氯（HCl/TCA）吸金属杂质 | LOCOS 场氧、厚隔离快速长厚 |
真实工艺常见组合是「湿氧跑厚度、干氧收尾」：湿氧快速长到接近目标厚度，最后改通干氧（dry oxidation anneal）让外层致密化、改善界面。栅氧则全程干氧，并加入少量 HCl 或 TCA：氯能络合带走炉管和硅表面的碱金属离子（除钠的原理见下节 Qm）。
「再氧化一层把缺陷包住或带走」是反复出现的用法模板：多晶硅栅刻蚀后做 poly reoxidation，在侧壁棱角长十几纳米干氧、圆化损伤并充当侧墙衬垫；正式栅氧之前还会先长几十纳米牺牲氧化层、再用 HF 剥掉，让表面缺陷污染随氧化层带走。
六、氧化层质量：界面态、固定电荷与击穿
同样是热生长 SiO2，工艺条件不同电学质量可差出数量级。评价质量主要看四类缺陷：
| 缺陷类型 | 位置与成因 | 对器件的危害 |
|---|---|---|
| 界面态（Dit） | Si/SiO2 界面悬挂键、晶格失配 | 载流子被俘获/散射，迁移率下降、阈值漂移、1/f 噪声增大 |
| 固定氧化物电荷（Qf） | 界面附近氧化层内过剩硅离子 | 平移阈值电压，整片晶圆参数漂移 |
| 可动离子电荷（Qm） | Na+、K+ 等碱金属污染 | 电场下漂移，阈值随时间漂移（加氯工艺主要为除它） |
| 氧化层陷阱 + 针孔 | 体内缺陷、局部超薄点 | 经时击穿（TDDB）、早期失效 |
厚度与质量在产线上靠两类手段把关。厚度用椭圆偏振仪（ellipsometry）测量：偏振光经氧化膜上下表面反射后拟合出膜厚，精度达埃级且无损，整片扫描还能发现炉管温区漂移。质量考核核心是栅氧完整性（GOI）：对大量电容加压到击穿，统计击穿电荷 Qbd 和击穿电压分布——极小比例的针孔就会造成早期失效，GOI 是 FEOL 良率最早的判据之一。长期可靠性看经时击穿（TDDB）：电压远低于击穿值时，长期电应力下陷阱积累连通也会击穿，额定工作电压下要保证十年寿命。
界面态密度 Dit 是栅氧最核心的指标。热氧化后通常做成形气体退火（forming gas anneal，含氢气氛，约 400–450°C）：氢扩散到界面把悬挂键饱和成 Si-H，Dit 可降低一个数量级以上。较高温生长、惰性气氛缓慢降温也能降低 Dit。栅氧工艺「慢工出细活」的原因就在这里：整片 300 mm 晶圆上每平方厘米约十亿个晶体管的栅下界面，都要几乎无悬挂键、无针孔、厚度偏差在埃级。
七、热预算：所有高温步骤的总账
晶圆从裸硅到成品要经历阱推进、场氧、栅氧、各种退火沉积等许多次高温。**热预算（thermal budget）**指所有高温处理的累积效应——不是某一步的温度，而是「温度 × 时间」沿全流程的积分（严格说是对扩散有贡献的 D·t 总和）。杂质扩散只认热历史：每一次高温，之前的掺杂轮廓都会继续展宽，与这一步叫「退火」还是「氧化」无关。
热预算在先进节点成为生死约束，来自器件缩小的连锁反应。沟道长度缩到几十纳米后，源漏结深必须同步缩浅（否则源漏从栅底下穿通），掺杂原子必须被「钉」在表面几十纳米内。传统炉管退火一次几十分钟，砷、硼、磷在高温下扩散，结被推深、相邻阱轮廓互相晕开，短沟道效应失控。矛盾在于：注入损伤必须修复、杂质必须进入晶格位置才能导电（激活），这又非高温不可。
**RTA（Rapid Thermal Annealing，快速热退火）**用「高温、极短时间」解开矛盾：用卤素灯阵列在单片腔里几秒内把晶圆升到 1000–1100°C，维持数秒到数十秒再快速降温。扩散需要时间而激活在高温下很快发生，RTA 拿到激活和修复收益，只付出极小的扩散代价。尖峰退火（spike anneal）、毫秒级激光/闪光灯退火继续沿此压缩热预算；氧化步骤也对应出现 RTO（Rapid Thermal Oxidation），几十秒长出薄栅氧。
RTP 为「快」专门设计：单片冷壁腔（腔壁不加热、只有晶圆热），上下卤素灯阵列每秒升温 50–200°C，用高温计（pyrometer）非接触测温；尖峰退火几乎没有平台、冲到峰值即降温，激光/闪光灯退火更只加热表面几微米、持续不到一毫秒，衬底背面仍是冷的。还有瞬态增强扩散（TED）：注入产生的大量间隙原子在退火初期裹着掺杂原子异常快速扩散，时间虽短却贡献结深展宽的大头，这是退火时间一短再短的直接原因。
热预算常用「等效某温度下的时间」折算：依据 Arrhenius 关系，1100°C 下 1 秒与 1000°C 下若干分钟对扩散可能等效，十几道高温步骤据此换算到同一把尺子上比较。
高温的代价并不只有扩散。氧化时界面注入的间隙硅原子向体内扩散，会形成**氧化诱生堆垛层错（OSF）**位错环，在有源区成为漏电和软错误源头；拉晶时因此控制氧含量，让体氧沉淀「躲」在晶圆内部充当吸杂中心、近表面保持无缺陷（本征吸杂）。Si 与 SiO2 热膨胀系数不同，长厚膜和反复升降温还会积累应力、造成翘曲。温度和时间不只决定掺杂轮廓，也决定缺陷、应力和片形。
热预算还约束步骤顺序：真正高温的步骤（阱推进、场氧、栅氧、源漏激活）必须排在前端、在热敏感结构形成之前完成；金属层、高 K 介质、硅化物都经不起长时间高温，之后只剩低温工艺。工艺集成的相当一部分工作，就是给热预算做零和分配。
八、高 K 金属栅：热预算困境的另一条出口
压低热预算的努力最终撞上了 SiO2 本身的物理极限。栅介质按等比例缩小规则一路减薄：0.25 μm 节点约 5 nm，90 nm 约 1.2 nm，到 65/45 nm 只有 1.2–1.5 nm，相当于 4–5 个原子层。这个厚度下电子靠量子隧穿直接穿过栅氧，栅漏电流随厚度减小指数上升，静态功耗无法接受。
放弃 SiO2 之前产业还做过一轮妥协：90/65 nm 节点普遍采用氮氧化硅 SiON——在 SiO2 中掺氮（等离子体氮化或 N2O 气氛生长），介电常数小幅提高、阻挡硼穿透能力增强，多撑了一两代。但 SiON 的 K 值只有 5–7，到 45 nm 仍必须引入 HfO2（K 值约 20–25）。旧栅堆还有一个问题：多晶硅栅强反型时表面形成耗尽层，相当于栅介质「凭空」多出几个埃等效厚度（多晶硅耗尽效应），金属栅把其一并消除。
出路是换材料而不是继续减薄：用介电常数约为 SiO2 四到六倍的 HfO2（氧化铪）高 K 介质，在保持同样栅电容（同样沟道控制力）的前提下把物理厚度做到 3–4 nm，隧穿漏电骤降几个数量级。多晶硅栅又会与高 K 产生费米能级钉扎，栅电极也换成金属——这就是 45 nm 起标配的高 K 金属栅（HKMG）。
HKMG 与热预算的关系甚至决定了集成路线的分叉：
| 集成路线 | 高 K/金属栅的引入时机 | 热预算处境 |
|---|---|---|
| Gate-first（先栅） | 源漏高温激活之前就做好高 K 栅堆 | HfO2 和金属要承受源漏激活的上千摄氏度，性能受损 |
| Gate-last / Replacement Gate（后栅，Intel 45 nm 起） | 先做多晶硅「假栅」，源漏激活完、所有高温步骤走完，再挖掉假栅、最后填入高 K 介质和金属 | 高 K 栅堆只经历低温，热预算问题被巧妙绕过 |
后栅工艺本质上是用流程复杂度给脆弱的新材料「豁免热预算」：高温步骤集中在栅极还是牺牲材料时完成，最后才换上不耐热的 HfO2 和金属。HfO2 只能用 ALD 生长（自限制、埃级控厚、界面干净），所以「热氧化 SiO2 栅氧 → ALD HfO2 + 金属栅」这条变迁线，和薄膜沉积里 ALD 兴起的故事是同一件事的两面。
今天的 FinFET、GAA 工艺里，传统厚场氧热氧化仍做隔离，RTO 长界面层、RTA 做激活，但主栅介质已不再是炉管烧出来的。硅热氧化从「唯我独尊」退到「守住界面与隔离」，退场原因不是膜不够好，而是它需要的高温与这个时代的热预算纪律不再相容：谁能用更少的热拿到同样的激活和致密界面，谁就多留出一分缩小的空间。
晶圆制造工艺系列（10 篇）
- 从沙子到硅片：晶圆制造与拉晶
- 光刻原理：掩模、曝光与分辨率
- EUV 光刻：光源与量产难点
- 刻蚀：干法、湿法与各向异性
- 离子注入与退火激活
- 薄膜沉积：CVD/PVD/ALD 对比
- 氧化层生长与热预算（本篇）
- 化学机械抛光 CMP 与平坦化
- CMOS 前端制造全流程 FEOL
- 后端互连 BEOL：铜互连与低 K 介质
这一篇在知识体系里的位置
硅热氧化向上承接离子注入与退火激活的高温世界，向下与薄膜沉积共同回答「芯片上的膜从哪来」：一个消耗衬底、一个外部供给。氧化之后的表面要交给 CMP 平坦化，全部前端高温步骤的排列顺序则要放到 CMOS 前端制造全流程 FEOL 里看整体。器件层面，本篇是理解 MOS 栅介质演进（SiO2 → 高 K 金属栅）、结深与短沟道效应、以及先进器件结构（FinFET/GAA）热约束的必备前置。宏观流程入口见 流片与制造——从 GDSII 到芯片。
总结
硅热氧化让硅片在 900–1200°C 的氧气或水汽中消耗自身表面生长 SiO2：氧化剂必须扩散穿过已生成氧化层、在 Si/SiO2 界面与硅反应，Deal-Grove 模型据此给出薄膜期由界面反应限速的线性区（x≈B/A·t）和厚膜期由扩散限速的抛物线区（x²≈B·t）；干氧膜质致密界面好但慢、专做栅氧，湿氧快数倍但略逊、专做场氧厚膜；而所有高温步骤累加而成的热预算会持续展宽掺杂轮廓，先进节点因此以秒级 RTA/RTO 替代分钟级炉管、并最终用 ALD 高 K 金属栅取代不断减薄的 SiO2 栅氧——SiO2 没有败给质量，而是败给了它所要求的高温。