施密特触发与输入整形：把脏输入整成干净的 0/1
更新时间：2026-09-12。本文是「集成电路大类 · 芯片设计」**入门层（beginner）**数字逻辑基础第一百篇。数字逻辑喜欢干净的沿，但真实世界从按键、继电器、传感器和长线缆进来的信号往往又慢又抖又带噪。这一篇讲清数字系统入口最常用的一块「整形」电路——施密特触发器，以及它和软件消抖、两级同步器各管什么。
本文要回答的问题
- 机械按键为什么不是「按一下一个沿」，而会抖出一串脉冲？
- 普通门只有一个阈值，遇到慢沿/噪声会出什么问题？
- 施密特触发器的两个阈值和「滞回」是怎么消除来回翻转的？
- 硬件 RC+施密特消抖和软件定时重扫消抖怎么选？
- 施密特能不能解决亚稳态？它和同步器的边界在哪？
一、脏输入的三种典型
- 机械抖动（bounce）：按键、继电器、限位开关的金属触点在闭合/断开瞬间反复弹碰，电平在几 ms（常见 5~20ms）内多次通断，一次按下产生十几个沿；
- 慢沿（slow edge）：电容充放电、传感器分压、光耦输出的电压变化缓慢，在逻辑阈值附近停留很久；
- 噪声/串扰：长线、电机、开关电源在信号上叠加 mV~V 级毛刺，让本应平稳的电平瞬间越过阈值。
普通反相器/缓冲器只有一个输入阈值 Vth，信号在 Vth 附近任何小波动都会引起输出反复翻转，慢沿还会让输入级长时间处于线性区、甚至输出振荡。
二、施密特触发器：两个阈值 + 滞回
施密特触发器不是一个阈值，而是两个：
- 输入从低往高升，必须超过上阈值 V_T+ 才判定为 1；
- 输入从高往低落，必须低于下阈值 V_T− 才判定为 0；
- V_T+ > V_T−，两者之差叫滞回宽度（hysteresis），中间区域输出保持原来的值。
输出
1 │ ┌──────────── 必须升到 V_T+ 才上跳
│ /
│──────/────────── 滞回带 (V_T−, V_T+)
│ /
0 │────┘ 必须降到 V_T− 才下跳
└──────────────────────► 输入
V_T− V_T+关键效果：一个含噪声的慢沿，只要噪声峰峰值小于滞回宽度，输出就只翻转一次。比如 V_T+=2.0V、V_T−=1.2V，输入已升过 2.0V 后即使噪声往下抖 0.5V（还在 1.2V 以上），输出也稳稳保持 1，不会来回跳。
电路上施密特反相器靠在普通反相器上加正反馈（输出通过反馈管抬高/拉低有效翻转点）实现，符号是缓冲器/反相器里带一道滞回曲线。很多 MCU 的数字输入 GPIO 可配置「施密特使能」，复位、外部中断、总线时钟脚默认就带施密特。
三、消抖：施密特 + RC，或软件重扫
- 硬件消抖：按键串一个电阻、对地加电容构成 RC 低通，把弹跳边沿「抹平」成一条缓坡，再过施密特触发器用滞回干净地翻一次；也有专用消抖 IC。优点是零软件、上电可靠（适合纯硬件复位/中断）；
- 软件消抖：检测到电平变化后延时 10~20ms 再重扫，确认电平稳定才采纳（可用定时采样+连续 N 次相同的同步去抖 FSM）。FPGA/MCU 键盘扫描普遍用它，省元件，还能顺手做长按/连发；
- 实践常二者结合：施密特 GPIO 抑制高频噪声，软件定时器确认机械弹跳。
四、边界：它管「干净」，不管「跨时钟域」
要分清三件事：施密特解决的是同域慢沿/噪声的多次翻转；若异步输入直接进触发器还可能进入亚稳态，那要靠两级同步器（多个触发器串联）来降低概率，施密特不能消除亚稳态；复位信号则要按复位网络做同步释放。理想数字输入是「施密特整形（外部慢/脏信号）→ 必要时两级同步（异步）→ 内部逻辑」。慢时钟/方波经长线、光耦后的整形、比较器输出防振荡也都靠施密特。
与现有篇目的衔接
总结
一句话总结：真实数字输入往往不干净——机械按键和继电器触点闭合瞬间弹跳 5~20ms 产生一串沿、传感器和光耦给出在阈值附近徘徊的慢沿、长线与电机耦合出噪声毛刺，单阈值普通门会因此反复翻转甚至振荡；施密特触发器用两个不同阈值和滞回带来解决：上升沿必须超过上阈值 V_T+ 才判 1、下降沿必须低于下阈值 V_T− 才判 0，两阈值之间输出保持不变，于是只要噪声峰峰值小于滞回宽度，一次穿越就只产生一次干净翻转，它由普通反相器加正反馈实现，多数 MCU 的 GPIO、复位和中断脚都可配置或默认带施密特；机械消抖可在按键上用 RC 低通把抖动抹平再过施密特做纯硬件处理，也可检测到变化后延时 10~20ms 重扫或用连续 N 次相同的采样状态机做软件去抖并顺带实现长按连发，工程上常两者结合；但要明确边界——施密特负责把同域的慢沿和噪声整成单一干净沿，异步输入进入另一个时钟域仍可能亚稳态，那必须靠两级同步器降低概率、复位要按复位网络同步释放，完整入口是「施密特整形→（异步时）两级同步→内部逻辑」。