AXI4 WSTRB 字节使能：窄传输 strobe 排列、连续模式与 SRAM WE 生成
更新时间：2026-09-25。本文是「集成电路大类 · 芯片设计」序列里的一篇长尾协议实操文。AXI4 完整协议 里 WSTRB 只占一行——「写字节使能，burst 中逐拍可部分字节有效」，真正动手写从机或写 UVM 激励时，这一组每拍都要重新排列的掩码才是最容易写错的信号。窄传输（narrow transfer）时它在总线上左右轮转，非对齐首拍还要再挖掉半边，落到 SRAM 宏又要做极性和位序变换。本文把这条链路从协议一直讲到 WE 生成。
本文要回答的问题
- WSTRB 的位宽由谁决定，它和 AxLEN、AxSIZE、总线位宽各是什么关系？
- 连续使能与非连续（稀疏）使能模式协议怎么规定，从机是否都要支持？
- 窄传输、非对齐传输时每一拍的 strobe 具体怎么排，有没有可直接照抄的速查表？
- WSTRB 怎么变成 SRAM 宏的 BWEN，常见的错误波形长什么样？
一、WSTRB 的位宽与逐拍语义
WSTRB 是写数据通道上与 WDATA、WVALID 并排的信号，位宽恒等于 数据总线位宽 / 8：64 位接口就是 8 位，256 位接口就是 32 位。每一位管一个字节 lane，对应关系钉死：WSTRB[n] = 1 表示 WDATA[8n+7:8n] 这 8 位携带有效数据，时钟沿要写入存储；为 0 表示这个字节保持原样，整拍里它对应的 WDATA 位可以是任意值。
这里要和三个地址信号分清楚，它们回答的是不同问题：
| 信号 | 回答的问题 |
|---|---|
| AxLEN | 一共多少拍：拍数 = AxLEN + 1（AXI4 最多 256 拍） |
| AxSIZE | 每拍传多少字节：2^AxSIZE，窄传输时小于总线字节数 |
| 总线位宽 | WSTRB 有多少位、lane 排列在多宽的窗口内回绕 |
| WSTRB | 这一拍真正写入的是窗口里的哪几个字节 |
一个完整的对齐宽传输（AxSIZE 等于总线宽度）每拍 WSTRB 全 1，没有任何排列问题；只有窄传输（AxSIZE 小于总线宽度）和非对齐起始地址出现时，strobe 才需要逐拍计算。例如 32 位主机挂在 64 位互连上发字写，每拍只有半组 lane 有效，主机若把 strobe 固定成全 1，就会持续污染相邻的另一个字。读通道没有也不需要 WSTRB——读数据的字节选择靠主机自己按地址截取。
二、窄传输与非对齐：每拍 strobe 怎么排
INCR burst 下，第 i 拍访问的字节地址是 AxADDR + i × 2^AxSIZE。该拍有效 lane 的起点是这个地址对总线字节数取模，有效位数为 2^AxSIZE：
B = 总线字节数 = DWIDTH/8
lane_start(i) = (AxADDR + i × 2^AxSIZE) mod B
WSTRB[lane_start +: 2^AxSIZE] = 1，其余位 = 0非对齐起始地址只是两个特例：首拍要把地址偏移以下的 lane 全部屏蔽（从 AxADDR mod B 才开始有效），末拍只保留到传输终点为止的 lane。这与 AXI4 burst 类型与边界 中「首拍只有 lane1/2/3 有效」的例子一致。下面给出可以直接照抄的排列速查表。
strobe 排列速查表（WSTRB 位号 = lane 号，x 表示不关心）
| 场景（总线 / SIZE / 起始） | beat | 覆盖字节地址 | 有效 lane | WSTRB |
|---|---|---|---|---|
| 64 位，SIZE=2（4B），0x0，INCR | 1 | 0x00–0x03 | 0–3 | 0000_1111 |
| 同上，beat 2 | 2 | 0x04–0x07 | 4–7 | 1111_0000 |
| 同上，beat 3 | 3 | 0x08–0x0B | 0–3 | 0000_1111 |
| 64 位，SIZE=1（2B），0x0，INCR | 1 | 0x00–0x01 | 0,1 | 0000_0011 |
| 同上，beat 2 | 2 | 0x02–0x03 | 2,3 | 0000_1100 |
| 同上，beat 3 | 3 | 0x04–0x05 | 4,5 | 0011_0000 |
| 同上，beat 4 | 4 | 0x06–0x07 | 6,7 | 1100_0000 |
| 32 位，SIZE=2，非对齐 0x01 | 1 | 0x01–0x03 | 1–3 | 1110 |
| 同上，beat 2 | 2 | 0x04 | 0 | 0001 |
| 64 位，全宽对齐，任意 beat | — | 整拍 | 0–7 | 1111_1111 |
表里两个规律值得记住：窄传输的 lane 起点以 2^AxSIZE 为步长在总线窗口内回绕轮转，所以 4 字节 beat 在 64 位总线上永远只出现「低半 / 高半」两种形态；非对齐不引入新形态，只是首拍少几个有效位、末拍少几个有效位，中间各拍仍是完整的窄 beat。
上面的推导只写了 INCR，另外两种 burst 对 strobe 的影响只在 lane 起点上：FIXED 每拍地址相同，lane 起点不变，所以 strobe 每拍完全一样——向 FIFO 数据端口连续灌数时，有效字节永远落在同一组 lane；WRAP 的地址在回绕窗内跳转后回到窗头，strobe 跟着跳转后的地址走，因此 cache line 回填的第一拍可能直接落在高半 lane，随后绕回低半。无论哪种 burst，「地址低位决定 lane、AxSIZE 决定连续有效位数」这两条都不变，参考模型只需替换地址推进函数，strobe 生成函数原样复用。
图中把「地址推进」和「lane 落位」拆成两级计算，是因为地址可以无限递增，而 lane 位置只由地址低位决定——写参考模型时按这两级分开实现，比对每拍 strobe 几乎不会错。
三、连续使能与非连续（稀疏）使能
使能位的组合可分两类。连续使能指为 1 的 bit 连成一片，如 1111_0000、0011_1100；非连续（稀疏）使能指中间夹着 0，如 0100_1001。协议建议主机只生成「全 1」或「连续一段为 1」的 WSTRB，因为窄传输和非对齐传输天然只会产生连续形态。
稀疏 strobe 在协议层面不是绝对非法，但很多简单从机、位宽转换器和 SRAM 控制器不支持：位宽转换器要把 strobe 在新的 lane 上重新展开，遇到稀疏模式无法保持字节对应关系；只做读-改-写的存储也会算出错误的合并结果。工程上的安全口径是：自己设计主机就不产生稀疏 strobe，自己设计从机则在接口层显式检查并回 SLVERR，而不是默默写错。跨宽度互连场景见 AXI crossbar 与互连。
四、从 WSTRB 到 SRAM 字节写 WE
绝大多数片上 SRAM 宏提供低有效的字节写使能 BWEN（见 片上 SRAM 控制器接口时序），每 8 位数据一位，映射关系就是 WSTRB 逐位取反，但必须用「该拍被接受」这个条件门控：
localparam int STB_W = DWIDTH/8;
wire beat_accept = wvalid & wready;
for (genvar i = 0; i < STB_W; i++) begin: g_bwe
// BWEN 低有效：该 lane 有效且拍被接受时才拉低
assign bwen[i] = ~(beat_accept & wstrb[i]);
end
assign cen = ~beat_accept; // 无访问时门控宏省电
assign wen = 1'b0; // 使能字节写而非全局写（按宏手册）三个细节决定成败。其一，门控必须用 wvalid & wready 而不能只看 wvalid：WREADY 为低表示从机在反压，该拍数据没有被接受，SRAM 不能写，WDATA/WSTRB 还要原样保持。其二，位序与极性都要按宏手册核：WSTRB[0] 对应地址最低字节，接反会写坏相邻字节，这是 SRAM 文档里点名的真实事故。其三，带 ECC 的宏不能直接做部分字节写——ECC 校验覆盖整字，单字节写入需要先读整字、合并、重算 ECC 再写（read-modify-write），否则校验位与数据不一致。
五、常见错误波形
第一种是保持期内 strobe 变化。AXI 规定 WVALID 拉高后，WDATA/WSTRB/WLAST 在握手完成前必须稳定。从机反压两拍时主机若提前换了下一组 strobe，写进去的字节张冠李戴：
clk ┌─┐ ┌─┐ ┌─┐
WVALID ─────┐________
WREADY ____┐______┐__ （第二拍才握手）
WSTRB < A >< B > ← 错误：握手前 A 变成了 B第二种是窄传输给了全 1 strobe：SIZE=2（4 字节）时 WSTRB 却是 1111_1111，从机若按 strobe 而不是 SIZE 写，就会多写 4 个相邻字节。strobe 必须是 SIZE 所定义 lane 的子集。第三种是全 0 strobe 的空写：零字节写不更新任何数据，主机不应产生，记分板应当直接报错而不是放行。第四种是极性/位序接反、以及把 WSTRB 当读信号检查，波形上数据对、地址对，唯独写坏的字节位置镜像或取反。第五种是跨宽度节点的 strobe 展开错：窄主机经 upsizer 访问宽从机时，转换器要把同一个 beat 复制到新 lane 并扩展 strobe，扩展错位或漏位会让整字的多个副本不一致，这类问题在单元级测不出来，必须在带互连的子系统级回归里覆盖。
验证环境里建议把 strobe 检查做成两层：monitor 层做协议合法性——WVALID 后稳定性、非零、连续、为 SIZE 定义 lane 的子集；记分板层做效果正确性——按 strobe 逐字节合并期望存储，只比较被使能的字节，未使能字节绝不参与比对，否则窄传输会报出大量假失配。覆盖率上至少覆盖全宽、两种窄 SIZE、非对齐首/末拍、FIXED 与 WRAP 各一次。做法见 AMBA AXI UVM 验证环境；握手本身的规则见 valid/ready 握手。
这一篇在知识体系里的位置
协议骨架见 AXI4 完整协议；burst 地址推进与非对齐规则见 AXI4 burst 类型与边界；下游宏接口见 片上 SRAM 控制器接口时序；宽度适配见 AXI crossbar 与互连；验证落地见 AMBA AXI UVM 验证环境。
总结
AXI4 WSTRB 字节使能位宽恒为总线位宽/8，逐位对应 WDATA 字节 lane；AxLEN 定拍数、AxSIZE 定每拍有效字节数，窄传输时有效 lane 以 2^AxSIZE 为步长在总线窗口内回绕，非对齐只屏蔽首拍偏移以下与末拍终点以上的 lane，strobe 排列全部是连续形态；稀疏使能虽非绝对非法但互连和从机普遍不支持，应在主机侧避免、从机侧报错；生成 SRAM WE 时用 WVALID & WREADY 门控后逐位取反得到 BWEN，注意位序与 ECC 下的读-改-写，握手中 strobe 不稳、窄拍全 1、全 0 空写和极性位序接反是四类必查的错误波形。