极客工场

Appearance

共 784 字预计阅读约 3 分钟

仿真器、Emulator、FPGA 原型：三者分工与协同 ​

更新时间：2026-10-01。已有 仿真/Emulator/FPGA 选型，本文深入它们在项目各阶段如何接力。

本文要回答的问题 ​

  • 三者在速度、容量、可观测性上的真实差距是什么？
  • 什么时候该从仿真迁到 emulator / FPGA？
  • 怎么让平台在三者间迁移而不重写？

一、三者对比 ​

软件仿真硬件仿真 emulatorFPGA 原型
速度最慢（kHz 级激励）较快（MHz 级）最快（接近真实）
容量灵活，受主机限制很大（整 SoC）受目标 FPGA 资源限
可观测性/调试最强强（波形/覆盖/功耗）弱
成本低很高中等
擅长模块功能/边角长场景、系统软件、功耗软件早期开发、演示

二、迁移时机 ​

  • 模块级功能/边角逻辑：软件仿真（可见性最好）。
  • 设计变大、定向场景太长、需要跑驱动/OS：emulator。
  • 流片前大规模软件开发、现场演示、低成本并行：FPGA 原型。

三、事务级桥接与复用 ​

chip-design/verification/emulation-prototyping-tradeoff-deep.md D2 示意图

通过 SCE-MI 等事务级接口，主机上的测试平台与硬件内 DUT 协同（co-model），迁移时主要换目标、复用事务层。FPGA 原型还可 in-circuit（ICE）接真实外设或用虚拟设备。

四、常见坑 ​

  • 迁移到硬件后仍要求 RTL 级全信号可见，调试手段不匹配。
  • 接口/时钟在仿真与硬件间语义不一致，迁移出错。
  • 过早上 FPGA 原型，设计未稳导致频繁重综合。
  • 低估 emulator 的成本/排期。
  • 事务层抽象不统一，每换平台都改 TB。

小结 ​

仿真管模块与可见性、emulator 管大设计长场景、FPGA 管速度与软件，靠事务级桥接复用同一测试意图。下一篇 硅后 bring-up 与量产协同。

总结 ​

三类验证平台按速度/容量/可观测性分工接力：软件仿真最慢但可见性最强、成本低，管模块功能与边角；硬件仿真 emulator（Palladium 类）容量大到能放整颗 SoC、MHz 级速度、波形/覆盖/功耗调试强但成本很高，管设计变大后的长场景、系统软件和驱动/OS；FPGA 原型最快最接近真实、便于软件早期开发和演示、成本中等，但调试可见性弱、受 FPGA 资源限制。迁移路径是仿真→emulator→FPGA，关键工程手段是用 SCE-MI 等事务级管道做 co-model：测试控制留在主机、数据面放硬件，使同一套事务级 TB 换平台即可复用——忌过早上 FPGA（设计未稳频繁重综合），也别在迁到硬件后还强求 RTL 级全信号可见。