功耗签核：从平均功耗到 IR-drop/EM 的电源完整性（E4）
功耗数据格式（VCD/SAIF/UPF/LIB 字段）在 DPA 域；本篇讲签核工具链与运行模式、结果怎么收口：Synopsys PrimePower（功耗）/PrimePower+PrimeTX、Cadence Voltus、Ansys RedHawk 的功耗与电源完整性分析。设计概念见 功耗分析，电源网络规划见 D2，IR 概念见 电源完整性 IR-drop。
一、两类功耗，两种精度
| 类型 | 来源 | 依赖 |
|---|---|---|
| 静态/漏电功耗（leakage） | 晶体管关断仍有亚阈值/栅泄漏 | 库 leakage 模型、PVT、单元 Vt（HVT/LVT 占比） |
| 动态功耗（switching + internal） | 电容充放电 P∝αCV²f + 单元内部翻转 | 活动率 α、负载电容、时钟频率 |
- 漏电主要由工艺、温度（先进节点漏电随温升）、单元阈值配比决定，不需活动率；
- 动态功耗的关键是真实活动率：没有它，工具只能用默认翻转率拍一个数，仅可用于相对比较（C3 已强调）。
二、活动率怎么来：SAIF / FSDB 反标
签核功耗的活动数据来自仿真：
- SAIF：压缩的活动统计（每个 net 的翻转率 toggle rate、0/1 驻留时间），体积小，适合平均功耗与静态分析；RTL 仿真的 RTL SAIF 需经活动率映射到门级网表（综合/工具做 RTL→gate 名映射），门级 SAIF 最准；
- FSDB/VCD 逐周期波形：保留时间相关翻转，用于动态功耗/动态 IR（看某一拍的电流尖峰）；
- 场景选择决定结论：典型业务流（平均）、峰值并发（最大动态压降）、睡眠/Retention（漏电/域行为，配合 UPF）各跑各的。口径与调查方法见 DPA 功耗调查、VCD/SAIF 格式。
三、vectorless 与 vector 两种模式
| 模式 | 做法 | 用途/局限 |
|---|---|---|
| vectorless（无向量） | 工具按统计/传播假设估计活动率，不喂具体向量 | 早期、全覆盖、快；用于漏电与保守上界，但给不出真实时间相关尖峰 |
| vector（有向量） | 反标真实仿真 SAIF/FSDB | 签核平均功耗与动态压降的金标准；依赖场景代表性 |
工程上两者都要：vectorless 在早期/floorplan 阶段给保守电源规划（D2 用它布 stripe），vector 在签核期给真实平均与峰值。只用 vectorless 容易高估、过度设计电源网络；只信单一 vector 可能漏掉别的业务峰值。
四、IR-drop：电阻把电压「吃掉」多少
电源从焊盘经 ring/stripe/rail 到单元有电阻，电流流过产生压降（地网对应地弹/ground bounce）：
- 静态 IR（average）：用平均电流做欧姆压降分析，找长期欠压区——主要靠电源网格密度/宽度解决；
- 动态 IR（dynamic）：时钟沿/大量触发器同时翻转瞬间的电流尖峰，叠加封装/片上电感电容导致瞬时塌陷（di/dt），时间尺度纳秒级，必须用逐周期活动 + 去耦电容模型；
- 判据是库/工艺给的最大允许压降（常见 5%~10% VDD，先进节点更严），且要在**多角（慢/快、高温/低温、不同电压）**下看——慢角单元对欠压更敏感，快角电流更大。
IR 超标后果是被低估的时序杀手：单元在低电压下变慢，STA 若没考虑 IR 降额，签核是乐观的。所以先进流程把 IR-aware 时序（把压降反算成单元延迟）或至少热点区与 STA 关联分析。
五、电迁移（EM）：电流密度的长期可靠性
金属导线长期承受过高电流密度会因金属原子迁移而开路/短路（失效时间遵循 Black 方程，随温度升高急剧变短）。签核检查：
- 平均电流密度（power/ground 线的直流 EM）、峰值/ RMS 电流密度（信号线的交流 EM）；
- 对照工艺每类金属/通孔在目标寿命（如 10 年）与温度下的电流密度上限；
- 高电流路径：时钟、电源 stripe、大驱动 SRAM/IP 供电、宽总线——加宽度、加冗余通孔、分摊电流。
EM 与 IR 同源（都是电流在电阻网络上），工具在同一电源网络模型上一起出报告。
六、超标后怎么收口：修复回路
1) 早期/vectorless：调电源网格——stripe 加密/加宽、加 power ring、宏独立供电
2) 动态 IR 热点：局部加 decap（去耦单元）就近供瞬态电流；错峰/时钟门控降低同时翻转
3) EM 违例：加宽金属/通孔、冗余 via、重分配供电路径
4) 与 floorplan 联动：热点反馈到宏位置/电源域（D2），跨电源域加隔离/电源开关（UPF）
5) 与 STA 联动：剩余 IR 压降以电压降额进时序签核，确认不制造 setup 违例（E1/E2）
6) 改电源网格/加 decap 后：重提寄生、重跑功耗/IR/EM 与受影响时序（X3 作废链）decap 不是越多越好：去耦电容本身漏电、占面积，先进节点漏电惩罚高，要放在真热点、按量加。时钟门控（D3）是从源头降动态电流的结构性手段。
七、签核口径与组织
最终要在锁定基线（网表/SPEF/库角/工具版本）+ 指定场景向量 + 多角下，平均功耗达标、静态/动态 IR 在预算内、EM 零硬违例（或经 foundry waiver），与 时序 E5、物理验证 E3 同一批评审签字；热分析（结温、热点）在高性能/3DIC 还要叠加（先进封装见 G5）。
相关与延伸
- 同线：D2 电源规划、D3 CTS/门控、E1 STA、E2 MMMC、E5 收口。
- 数据格式：VCD/SAIF、UPF/LIB/SDF、DPA DB、F6 活动数据。
- 设计侧：功耗分析、IR-drop、电源域保持。
总结
功耗签核要把漏电（由工艺温度和 HVT/LVT 配比决定、不需活动率）和动态功耗（P∝αCV²f、必须反标真实活动率）分开：SAIF 给压缩翻转率算平均功耗、FSDB/VCD 逐周期事件算动态压降，vectorless 在早期给保守全覆盖、vector 在签核期用代表性场景给真实平均与峰值，两者并用；在此之上静态 IR 用平均电流查长期欠压、动态 IR 用时钟沿电流尖峰查瞬时塌陷并就近加 decap、EM 按金属寿命电流密度查电源/信号线并加宽加冗余通孔，修复要与 floorplan 电源网格和 STA 电压降额联动、改后重提寄生重签，且全部在锁定基线、指定场景和多角下与时序、物理验证同批评审——decap 按量放在真热点、时钟门控从源头降电流，才不会在漏电面积和电源完整性之间顾此失彼。