极客工场

Appearance

共 1,714 字预计阅读约 6 分钟

混合信号边界常识：PLL/ADC/DAC/PHY，数字工程师也要懂一点 ​

更新时间：2026-09-05。本文是「集成电路大类 · 芯片设计」入门层（beginner）第四十四篇新正文。前面的数字逻辑世界干净利落：只有 0 和 1。但芯片要和真实物理世界打交道——声音、温度、无线电、电源、高速线上的电压波形都是连续的模拟量。这一篇讲数字工程师不必会设计、但必须认识的几块「模拟/混合信号」电路。先回顾 数字、模拟与混合信号的区别。

本文要回答的问题 ​

  • 真实世界的模拟量怎么进数字芯片？ADC/DAC 干什么？
  • USB/PCIe/DDR 那么快，数字 0/1 怎么变成线上的波形？PHY/SerDes 是什么？
  • 芯片的高频时钟从哪来？PLL 干什么？
  • 为什么这些模块通常是买 IP、要特殊对待？

一、ADC / DAC：数字世界与物理世界的翻译官 ​

真实信号（麦克风的声音、传感器的温度电压、天线的射频）是连续变化的电压，数字电路没法直接处理。

  • ADC（模数转换器）：把连续模拟电压采样、量化成一串数字（如 12 bit 采样率 1 MS/s）。麦克风、温度传感器、触摸屏、示波器前端都靠它；
  • DAC（数模转换器）：反过来，把数字值变成连续模拟电压/电流。音频输出、波形发生器靠它。

关键参数是分辨率（位数）和采样率——位数越高越精确、采样率越高越能还原高频信号（受奈奎斯特定理约束）。采样时钟的质量又依赖 PLL。

二、PLL：把慢晶振变成高频、干净的时钟 ​

芯片外部通常只有一个廉价的低频晶振（如 25 MHz），但 CPU/接口要几百 MHz~几 GHz。PLL（锁相环 Phase-Locked Loop） 用反馈机制把输入频率倍频到所需高频，并抑制抖动，输出稳定低 jitter 的时钟——它就是 时钟树的源头。高速 SerDes、ADC 采样都离不开干净时钟。

三、PHY / SerDes：高速接口的「模拟前端」 ​

数字逻辑里数据是并行的多位 0/1，但 USB、PCIe、DDR、以太网在板上/线缆里跑的是高速串行模拟波形。PHY（物理层） 就是夹在数字控制器和物理引脚之间的模拟电路：

  • SerDes（串行器/解串器）：发送时把并行多位数据「并→串」变成一路高速差分比特流，接收时「串→并」还原；
  • 做驱动/均衡、时钟数据恢复（CDR），把线上衰减、失真的波形重新判成 0/1；
  • 信号完整性（眼图、抖动、差分阻抗）是它的核心关注点（见 IO/PHY 与封装 SI、封装 SI/PI）。

所以你在 架构里集成一个 USB/PCIe，其实是「数字控制器 IP + 模拟 PHY IP」两半，PHY 通常要匹配特定工艺、由专门团队或厂商提供。

四、电源：LDO / DCDC ​

外部供电压往往不是内核要的电压（见 VDD vs VDDIO）。片上/板上用 LDO（低压差线性稳压器，干净但效率低） 和 DCDC（开关电源，效率高但有纹波噪声） 把电压转换成各模块所需。电源噪声会直接影响模拟电路和高速接口，这属于 电源完整性 PI。

五、为什么数字工程师要「懂边界」而不必会设计 ​

PLL、ADC/DAC、PHY、LDO 这些是模拟/混合信号电路，和数字逻辑的设计方法完全不同：靠晶体管级仿真、对工艺/温度/电压和噪声极敏感、版图要手工匹配、验证用的是交流/噪声分析而非数字 testbench。所以实践中它们几乎都是硬核 IP 或专门团队交付（见 IP 核）。数字工程师要懂的是接口边界：

  • 这些块怎么配置（一组 寄存器：PLL 的分频、PHY 的速率/校准）；
  • 上电/复位/校准顺序（PLL 要锁定 lock、PHY 要训练，见 时钟复位）；
  • 它们对电源、时钟、版图隔离的特殊要求，别在数字侧给它们喂脏时钟/噪声。

六、这一篇在知识体系里的位置 ​

总结 ​

一句话总结：数字芯片只认 0/1，但要和连续的物理世界和高速信道打交道，就离不开一圈模拟/混合信号电路——ADC 把声音/温度/射频等连续电压采样量化成数字、DAC 把数字还原成模拟波形（关键指标是分辨率位数和采样率）；PLL 锁相环把外部廉价低频晶振倍频成高频低抖动时钟，是时钟树和高速采样的源头；PHY/SerDes 充当高速接口（USB/PCIe/DDR/以太网）的模拟前端，负责并行与串行互转、驱动均衡和时钟数据恢复，把线上衰减失真的差分波形重新判成 0/1，核心关注眼图抖动等信号完整性；LDO/DCDC 则把外部电压转换成内核与 IO 所需、并控制电源噪声；这些电路靠晶体管级仿真、对工艺温度电压和噪声极敏感、版图需手工匹配，验证方法也与数字完全不同，因此几乎都以硬核 IP 或专门团队交付——数字工程师不必会设计，但必须懂接口边界：会配置它们的寄存器（PLL 分频、PHY 速率校准）、遵守上电锁定/训练/复位顺序、并在数字侧给它们干净的时钟和电源、做好版图隔离。