引线键合 倒装：芯片与封装的三种连接方式，从金丝弧线到凸点与晶圆级封装

更新时间：2026-09-25。前一篇芯片封装入门讲了封装要同时解决保护、供电、散热和引出四件事，但留了一个最具体的问题没展开：芯片做好之后，焊盘（bond pad）上的信号究竟通过什么物理结构走到封装基板上？这一篇就回答它。我们沿时间顺序看三代互连方案——引线键合（wire bonding）、载带自动键合（TAB）、倒装焊（flip chip），再看把互连彻底搬上晶圆的晶圆级封装（WLP），重点放在连接结构、典型节距和电气代价的对比上。基板、凸点与中介层的细节可对照并行稿《封装基板、凸点与中介层》。

本文要回答的问题

• 引线键合的金丝是怎么焊上去的？球焊（ball bond）和楔焊（wedge bond）差在哪，键合弧线为什么不能拉直？
• 金丝什么时候换成铜丝？引线键合的焊盘节距能做到多密、速度有多快？
• TAB 载带自动键合的结构是什么，它为什么在显示驱动芯片上活到了今天？
• 倒装焊 flip chip 为什么把芯片翻过来？C4 凸点的「回流自对准」和底部填充 underfill 各自解决什么问题？
• 晶圆级封装 WLP「先布线后切片」的顺序意味着什么？三种互连方式在寄生电感、成本、I/O 密度上怎么选？

一、问题的起点：毫米之隔，两重世界

芯片在封装里的处境很微妙：它本身只有零点几毫米厚，焊盘开在顶层钝化层的窗口里，材料是铝或铝铜合金；而承载它的基板（引线框架或有机基板）尺寸大出几十倍，焊盘位置、高度、热膨胀系数全都和硅对不上。互连结构要在这样两个世界之间架桥，还要同时满足：电阻够低、能通过可靠性测试（温循、跌落）、每分钟能处理几百上千个点、单颗成本以美分计。

芯片在封装里有两种基本朝向。一种是正面朝上（face-up）：焊盘朝上露出，用一根根细丝连到旁边的基板焊盘上，这就是引线键合和 TAB 的世界。另一种是正面朝下（face-down）：把芯片翻过来，让芯片焊盘直接对着基板焊盘，中间用一个个金属立柱连接，这就是倒装焊。理解了「朝上还是朝下」，三种方案的几何差异就已经掌握了一半。

二、引线键合：一根金丝的两次焊接

引线键合是最古老、至今出货量仍然最大的连接方式，全球封装的芯片里约七成以上用它。原理朴素：用一根直径 15~25μm 的金属丝，在芯片焊盘和基板焊盘之间各焊一次，中间拉出一道弧形。

材料上有两个主角。**金丝（Au）**是传统主力：金极稳定、不易氧化、塑性好，能被拉成复杂弧线而不断，典型线径 18~25μm。**铜丝（Cu）**近十几年快速渗透：铜比金便宜得多（金价长期是铜价的数百倍），电阻率更低、力学刚度更高，同样线径下弧线下垂更小；代价是铜易氧化、硬度高，键合时更容易压碎芯片焊盘下方的介质层，需要在惰性气氛（成形气体）中焊接并对焊盘下结构做加固。功率器件则大量使用铝丝楔焊，线径可粗到上百微米甚至几百微米，专门过大电流。

工艺分两种，区别在丝的第一焊点怎么成形：

对比项	球焊 ball bond	楔焊 wedge bond
第一焊点形状	丝端电火花烧成金属球，压扁成钉头	楔形工具把丝压在焊盘上，超声摩擦
常用材料	Au 丝、Cu 丝	Al 丝（也可 Au/Cu）
能量方式	热压 + 超声 + 加热（热超声焊，基板约 120~200℃）	纯超声为主，可不加热
出线方向	任意方向，速度快	沿劈刀方向，转向需转框架
典型用途	绝大多数数字/模拟芯片	功率器件、汽车电子大电流线

球焊的完整节拍是：毛细管状的瓷嘴（capillary）穿丝，先在丝端用电火花（EFO）烧出一个直径约线径 2~3 倍的小球；瓷嘴把球压在芯片焊盘上，加超声和热量，球被压成「钉头」；瓷嘴抬起走出设计好的三维轨迹，拉出弧线，再到基板指（finger）上压出第二焊点的鱼尾形（stitch）；最后扯断丝、烧新球，进入下一根。现代球焊机每根丝耗时约 50~80ms，单机每秒能完成十余根键合，一台机器一条线一天就是数百万个焊点。

中间那道弧线（loop）是刻意设计的，绝不能拉直：直丝在芯片与基板热膨胀不匹配时毫无缓冲，温循中会被拉断；弧线靠形状吸收位移。普通弧高约 150~300μm，特殊场合还有低弧线（low loop，压到 100μm 上下，为超薄封装让路）和反向弧线（反向折弯后再向前，用于极短距离）。

引线键合的密度天花板由焊盘排布决定。芯片焊盘只能沿四边排列，主流键合焊盘节距（pad pitch）为 40~60μm，细间距工艺做到 35~45μm；再密，相邻的钉头球会互相触碰短路，只能改用交错双排或往楔焊方向走。这也带来一个电气代价：丝加弧线长度通常有 1~5mm，在高频下呈现出明显的寄生电感——单根键合丝的电感典型为 1~3nH。1nH 在 1GHz 下感抗约 6Ω，电源分配网络和射频信号都不喜欢它，高速封装于是给电源引脚并联几十上百根丝来摊低电感。

三、TAB 载带自动键合：把细丝换成预制铜指

介于引线键合和倒装之间，还有一种一度被寄予厚望的方案：TAB（Tape Automated Bonding，载带自动键合）。它不用一根根现拉的丝，而是在一条连续的聚酰亚胺载带（tape）上预先光刻腐蚀出铜箔走线和指状内引脚（inner lead），像电影胶片一样卷成盘。

键合时，芯片焊盘上先做好金凸点或镀锡凸点，载带的内引脚一次性、全部同时地热压到芯片凸点上，完成内引脚键合（ILB）；载带外侧的外引脚（outer lead）再焊到基板或屏幕排线上（OLB）。所有引脚一次焊完，这是 TAB 相对逐点引线键合的速度优势，内引脚节距可以做到 40μm 以下，细于普通引线键合。

TAB 的成本结构决定了它的命运：每种芯片都要开一套专用载带，量小不划算，因此在通用封装领域被倒装焊挤走。但在一个细分市场它一直活着——液晶/OLED 面板的显示驱动 IC：驱动芯片直接邦定在柔性载带上（COF，Chip On Film），再把载带邦定到玻璃屏（COG/COF 工艺），这条链路今天仍是手机屏幕的标配。

四、倒装焊：把芯片翻过来，凸点阵列垂直互连

引线键合所有的几何遗憾——信号绕四周、弧线长、焊盘只能排边——都源于芯片正面朝上。1960 年代 IBM 提出的思路釜底抽薪：在芯片每个焊盘上预先做一个焊料凸点（bump），然后把芯片翻过来对准基板，整体加热回流，焊料熔化后把两侧焊盘连成一个个短立柱。 这就是 flip chip，倒装焊。IBM 给该工艺的商标名叫 C4（Controlled Collapse Chip Connection，可控塌陷芯片连接）：回流时焊球熔化塌陷，高度由表面张力和焊料量「可控」地决定，所以 C4 至今仍是焊料凸点倒装的同义词。

工艺流程分四步：

1. UBM 与植球：芯片铝焊盘上先做凸点下金属层（UBM，提供黏附、阻挡和可焊性），再通过电镀或植球做出焊料凸点，经典成分为 PbSn，无铅化后用 SAC（锡银铜）；
2. 对准贴装：基板对应位置印锡膏或助焊剂，贴片机把芯片翻转、凸点对焊盘放下，允许十几到几十微米的贴装偏差；
3. 回流焊接：过回流炉，焊料熔化。熔化焊球的表面张力像水珠拉住桌面一样，把芯片自动拉回与基板精确对位的位置——这就是回流自对准（self-alignment），即使贴偏了 10~20μm，冷却后凸点也能回到数微米以内的同心位置；
4. 底部填充：在芯片与基板的缝隙间灌入环氧树脂 underfill，固化后把所有凸点包住。

underfill 不是可选项，而是倒装焊可靠性的命门。硅的热膨胀系数约 2.6ppm/℃，有机基板则是 15~17ppm/℃，每一次温循，基板比芯片多伸缩几倍，应变全集中在最外侧的凸点上，裸凸点几千次循环就会疲劳断裂。填入的 underfill 把芯片和基板粘成一体，热应变被分散到整个底面，焊点寿命可提高一个数量级以上。经典工艺靠毛细作用让胶水从一侧流满缝隙（毛细 underfill），先进工艺则在贴装前先把胶膜或胶点放在基板上（预施加 underfill / NCF），回流时同时完成焊接与填胶。

倒装焊换来的好处是全面的。其一，互连路径最短：凸点高度只有几十微米，寄生电感从引线键合的 1~3nH 降到约 50~100pH（0.05~0.1nH），差出二三十倍，电源噪声和射频损耗大幅改善。其二，面阵列 I/O：凸点不必挤在四边，可以铺满整个芯片底面，I/O 数量不再受周长限制——一颗大型 CPU 可以有几千个凸点。其三，散热路径更直接：芯片背面朝上，可以直接贴散热片，热量不必绕丝。其四，封装高度更小。经典 C4 焊球直径约 100~150μm、凸点节距 200~250μm；近年来节距一路收紧，主流做到 130~150μm，并广泛改用铜柱凸点（Cu pillar，铜立柱加焊料帽），节距进入 40~100μm，最细可到 30~40μm——因为铜柱侧壁直立，不会像球形焊料那样在细节距下桥连。

五、晶圆级封装 WLP：先在整片晶圆上把互连做完

倒装焊虽然把芯片翻了过来，但凸点仍是芯片级的逐颗封装工序：先切片、再贴片、再回流。晶圆级封装（WLP，Wafer-Level Packaging）把思路再推一步：凡是能在晶圆上做的事，全部在整片晶圆上做，最后才切片。

最典型的是扇入型晶圆级芯片尺寸封装（WLCSP）。顺序与传统封装正好相反：

1. 整片加工完毕的晶圆（仍是一整盘、几百颗芯片连在一起）送入封装线；
2. 在晶圆表面涂布聚合物介质，通过重布线层（RDL，redistribution layer）把靠边、细小的芯片焊盘重新分配成间距更大、阵列排布的焊料球焊盘；
3. 在新焊盘上植球、回流，形成面阵列焊球；
4. 最后才用砂轮把晶圆切割（dicing）成单颗。

切出来的每颗芯片，封装尺寸与裸芯片完全一样（真正的 chip-scale package），总厚度不到 0.5mm，手机里的电源管理、射频前端大量使用。因为焊球直接落在芯片面积之内，这类方案叫扇入（fan-in）；当芯片太小、放不下足够焊球时，再用环氧塑封料把晶圆重构扩大、在芯片轮廓之外布线，就是扇出型（fan-out）。

顺序倒置带来明显的工程好处：重布线、植球都是晶圆级并行工艺，一次处理几百颗，单颗成本随晶圆尺寸摊薄；同时封装不再需要基板和引线，寄生参数接近倒装。限制也来自这个顺序：焊球节距受芯片尺寸约束，典型为 0.4~0.5mm，芯片一旦做大、I/O 一多，二级板上的焊点节距就不够分，且硅与 PCB 膨胀失配更严重，因此纯扇入 WLCSP 多用于小尺寸芯片。

六、三代互连放在一起：数字对比

把关键工程参数汇总成一张表，选方案时本质是在这张表里做权衡。

对比项	引线键合	TAB	倒装焊 / WLP
连接结构	Au/Cu/Al 丝，弧线长 1~5mm	载带上预制铜指	焊料凸点/铜柱，高约 30~100μm
I/O 排布	仅四边	四边（载带指）	全底面阵列
典型节距	焊盘 40~60μm，细距 35~45μm	内引脚可至 40μm 以下	C4 130~250μm；铜柱 30~100μm；WLCSP 球距 0.4~0.5mm
单连接寄生电感	约 1~3nH	约 0.5~1nH	约 0.05~0.1nH
高频/大电流	靠多根并联补偿	中等	最优
散热	背面散热，路径尚可	背面散热	背面直接贴散热片，最优
设备与工艺成本	最低，机台成熟	载带专用、开模贵	凸点/underfill 成本高，但适合大规模
典型场景	通用 MCU、模拟、存储、功率	面板驱动 COF/COG	CPU/GPU、手机 SoC、射频、电源管理

一句话读法：引线键合用最成熟便宜的工艺换来最高的寄生电感和最稀的四周 I/O；TAB 在显示驱动这一个性价比最优；倒装焊与 WLP 用凸点和晶圆级工艺买到最短路径、最高 I/O 密度和最好的散热。 当铜柱节距继续往 10μm 以下走、焊料都不再需要时，就进入了无焊料的铜-铜直接键合世界——混合键合（hybrid bonding）与 3D 堆叠，那是更高一篇的内容。

这一篇在知识体系里的位置

• 想了解封装为什么存在、有哪些基本形式 → 芯片封装入门；
• 想看凸点之下的基板、再布线与中介层怎么分工 → 并行稿《封装基板、凸点与中介层》；
• 想看 WLCSP 的逐层结构与植球细节 → 并行稿《WLCSP 结构与凸块工艺》；
• 想看凸点节距缩到极限后的无焊料互连与 3D 堆叠 → 并行稿《混合键合与 SOIC》；
• 想回到芯片本身的制造 → CMOS 制造流程 FEOL 与后端互连 BEOL。

总结

芯片与封装的连接史就是一部「把互连越做越短」的历史：引线键合用 Au/Cu 丝以球焊或楔焊拉出弧线、成本最低但单根电感 1~3nH、I/O 只能排四边；TAB 用预制载带铜指一次群焊，退守显示驱动 COF 利基；倒装焊翻转芯片、以 C4 凸点阵列靠回流表面张力自对准、用 underfill 吸收硅与基板的热膨胀失配，把电感压到 50~100pH 并解锁面阵列高 I/O；WLP 则把重布线和植球全部前移到整片晶圆、最后才切片，以晶圆级并行成本拿到接近芯片尺寸的封装——选方案就是在寄生电感、I/O 密度与成本三者间按应用取点。