极客工场

Appearance

共 1,915 字预计阅读约 6 分钟

片上信号完整性：串扰与开关噪声如何偷走时序裕量 ​

更新时间：2026-09-12。本文是「集成电路大类 · 芯片设计」**进阶层（intermediate）**数字逻辑第七十七篇。逻辑综合出来门都是对的，为什么硅片上还会偶发翻转、时序不过关？到了纳米工艺，导线本身和它们之间的耦合成了头等问题。这一篇讲片上信号完整性（SI）——板级/连接器的 SI 见 FPGA信号完整性，这里聚焦 die 内的串扰与开关噪声。

本文要回答的问题 ​

  • 一根线没被任何门驱动出错，为什么会自己冒出毛刺？
  • aggressor 和 victim 是什么？耦合电容怎么既制造毛刺又改变延迟？
  • 什么样的毛刺会真正造成功能错误（被采到/穿过几级）？
  • 成千上万个触发器同时翻转，电源/地上会发生什么（地弹、SSO）？
  • 设计和签核阶段怎么提取寄生、分析串扰、用间距/屏蔽/缓冲缓解？

一、串扰：翻转的邻居通过电容给你「注入」电荷 ​

相邻金属线之间存在耦合电容 Cc（线越密、并行走得越长，Cc 越大）。当一条侵害线（aggressor）快速翻转时，交流电流经 Cc 流到旁边静态的受害线（victim）上，把它短暂顶高/拉低，形成一个串扰毛刺（glitch）：

bash
aggressor ────────╱▔▔▔▔▔ (快速 0→1)
                    │Cc 耦合
victim    ▔▔▔▔▔▔╱╲___   本应保持高，却被向下/向上拽出一个尖峰

若侵害线与受害线同向翻转，耦合等效帮它充放电，受害线变快（延迟减小）；反向翻转则互相拖慢（米勒效应使等效耦合电容放大，延迟增大）。所以串扰有两种危害：产生功能性毛刺，以及改变**延迟（delta delay）**吃掉时序裕量。

二、毛刺什么时候才真正致命 ​

不是每个尖峰都出错。毛刺要造成危害需同时具备「幅度够大」和「时机够巧」：

  • 若受害线是数据信号且毛刺在触发器建立保持窗口附近、幅度超过阈值，就可能被错误采入（与亚稳态/时序窗同理）；
  • 若毛刺出现在纯组合深处、下游有时间衰减，可能无害；但它也可能逐级传播放大；
  • 最危险的是时钟、复位、中断、锁存使能这类「对毛刺零容忍」的网线，一个尖峰就是假沿/假复位（呼应时钟不能组合选）。

分析工具按「毛刺幅度 + 到达时间 + 接收端裕量」算噪声可信度，报违例网线。

三、同步开关噪声：大家一起翻，电源/地被拽动 ​

当大量输出/内部触发器在同一时钟沿同时翻转（SSO, simultaneous switching output / SSN），总瞬态电流经封装和电源网格的寄生电感，产生 V = L·di/dt 的电源塌陷和地弹（ground bounce，芯片内部地相对板地瞬间抬高）。于是：①本该安静的输出上出现沿方向一致的噪声；②输入阈值参考的地在动，导致误采样；③时钟/复位等网线被整体顶动。这和动态 IR-drop是同一物理事件的两面。

四、缓解手段：间距、屏蔽、缓冲、错峰 ​

在物理设计阶段针对 SI 的常用招数：

  • 增加间距 / 减少并行走线长度：耦合电容随间距指数下降，关键线（时钟、复位、片选）旁加 spacing 或插一根接地屏蔽线（shielding）；
  • 加大受害线驱动、插入中继缓冲器：降低受害线阻抗、缩短被耦合长度，使同样注入电荷引起的电压扰动更小；
  • 布线层交错/错层：让易互扰的线在相邻金属层正交、不长距离平行；
  • 错峰翻转：用有用偏斜/时钟分组让大量触发器不在同一拍齐翻，展平 di/dt 峰值（同时帮 PI）；IO 加串阻减缓边沿、控制同时开关输出数；
  • 时钟用专用屏蔽网络、差分走线（SerDes）天然抑制共模耦合。

五、签核：寄生提取 + 串扰分析 ​

后端从版图提取真实的 R、C（先进节点还要 RLC/电感）寄生参数（见P&R），在此基础上做两类分析：

  1. 串扰引起的延迟变化（crosstalk delta delay）：把侵害线同时翻转的最坏情形叠加进 STA，分别算 setup（反向翻转变慢）和 hold（同向翻转变快），即「SI 感知的时序分析」；
  2. 串扰毛刺（glitch/noise）：检查静态/只跳一次的受害线上毛刺幅度能否被接收端判成错误逻辑。

签核同样要做多工艺角（慢线快邻、快线慢邻等专门的 SI corner）。它和 IR-drop、时序、EM 在同一套签核流程里互相耦合，是纳米设计「逻辑对了还不够、物理上也得干净」的核心环节。

与现有篇目的衔接 ​

总结 ​

一句话总结：纳米工艺下连线又细又密、相邻线间存在显著耦合电容，侵害线快速翻转会经耦合电容在静止的受害线上注入电荷产生串扰毛刺，且同向翻转会让受害线变快、反向翻转因米勒效应变慢，从而既可能造成功能性误翻转又会以 delta-delay 吃掉时序裕量；毛刺只有在幅度够大且恰好在接收触发器建立保持窗口附近、或落在时钟/复位等对毛刺零容忍的网线上才真正致命，工具按毛刺幅度、到达时间和接收裕量判定；大量触发器同时翻转还会经封装和网格寄生电感产生 L·di/dt 的同步开关噪声和地弹，导致输出噪声、阈值漂移，它与动态 IR-drop 是同一事件的两面；缓解靠加大间距、缩短并行走线、关键线加接地屏蔽、增大受害驱动或插中继缓冲、相邻层正交布线、用时钟错峰展平 di/dt、IO 串阻和差分；签核阶段从版图提取真实 RC/RLC，做串扰延迟（并入 STA 的 setup/hold 最坏情形）和串扰毛刺两类 SI 分析，并在专门的快邻慢线工艺角下与 IR-drop、电迁移、时序一起联合收敛，体现「逻辑正确之外还必须物理干净」。