芯片产业链分工：Fabless、Foundry、IDM、IP 厂、封测厂各赚什么钱
更新时间：2026-09-05。本文是「集成电路大类 · 芯片设计」入门层（beginner）第五篇新正文。前几篇讲的是「一颗芯片内部是什么、怎么设计制造」，这一篇拉到产业视角：一颗芯片从想法到交到你手里，中间其实有六七类不同公司分工协作。搞懂 Fabless、Foundry、IDM、IP、EDA、封测这些角色，才能看懂芯片新闻和行业格局。制造细节见 流片与制造，工具视角见 EDA 产业格局。
本文要回答的问题
- 为什么英伟达、高通不自己建厂生产芯片？那芯片是谁造出来的？
- 台积电（TSMC）到底是个什么角色，为什么它这么关键？
- Arm 自己不生产芯片，为什么几乎所有手机都要给它交钱？
- 一颗芯片从设计到上市，钱和技术分别卡在哪些环节？
- 常说的「国产芯片卡脖子」，到底卡在哪几个环节？
一、为什么要分工：造一座厂太贵了
芯片制造是人类资本最密集的产业之一。一座先进工艺晶圆厂（fab）投资动辄一两百亿美元起步，还要持续买极贵的光刻机（一台 EUV 上亿美元）、维持工艺研发。没有几家公司能既养得起庞大的设计团队、又养得起工厂。于是行业从早期的「全包」走向高度专业化分工，各环节各司其职、各赚各的钱。
二、六个核心角色
| 角色 | 干什么 | 赚钱方式 | 代表公司 |
|---|---|---|---|
| IDM（Integrated Device Manufacturer） | 设计 + 制造 + 封测全都自己做 | 卖成品芯片 | Intel（部分）、三星、德州仪器 TI、美光、意法 ST |
| Fabless（无晶圆厂设计公司） | 只做芯片设计，制造/封测外包 | 卖设计出的芯片 | 英伟达、高通、AMD、博通、联发科、海思 |
| Foundry（晶圆代工厂） | 只负责制造，不设计自己的芯片 | 收代工费（按晶圆） | 台积电 TSMC、三星代工、中芯国际 SMIC、联电 UMC、格芯 GF |
| IP 厂 | 设计可复用的电路模块（CPU 核、接口 PHY 等）授权给别人 | 授权费 + 版税（royalty） | Arm、Synopsys、Cadence（IP 部分）、RISC-V 核厂 |
| EDA 厂 | 卖芯片设计/验证软件工具 | 卖软件许可/订阅 | Synopsys、Cadence、西门子 EDA（Mentor）、国产华大九天等 |
| OSAT（封测厂） | 晶圆切割后的封装与测试 | 收封测加工费 | 日月光 ASE、安靠 Amkor、长电、通富微电 |
还有为工厂提供设备和材料的上游：光刻机（ASML）、刻蚀/沉积设备（应用材料、泛林、东京电子）、硅片（信越、SUMCO）、EDA 之外的各种材料与化学品。
三、一张图看懂流程与钱的流向
简单串一遍：Fabless 公司先用 EDA 工具、买来的 IP 设计出芯片版图（GDSII），交给 Foundry 流片制造（tape-out 是什么），Foundry 造出整片晶圆后交给 OSAT 切割封装测试，最后成品芯片卖给手机厂、服务器厂等整机客户。IDM 则是把 fabless+foundry+封测这几段都放在自己公司内部完成。
四、IDM 与 Fabless 两种模式的取舍
- IDM 模式（如德州仪器、美光、三星）：好处是设计与制造深度协同、工艺可为本家产品专门优化、产能与质量自控；坏处是资本开支巨大，要同时养设计团队和百亿级工厂，行业低谷时工厂折旧压力大。存储、模拟/功率、车规这类产品，IDM 比例高（因为工艺/制造本身就是竞争力）。
- Fabless 模式（如英伟达、高通、AMD、博通）：好处是轻资产、聚焦设计和生态，可以灵活选用最先进代工厂、不用背工厂折旧；坏处是产能依赖代工方、先进制程排产要抢、毛利要让一块给代工。数字逻辑、CPU/GPU/手机 SoC 这类追先进制程的产品，Fabless + Foundry 是主流。
台积电的崛起正是这套分工的结果：它只做代工、不与客户竞争设计（不像 IDM 既代工又卖自家芯片），赢得了所有 Fabless 的信任，把先进制程做到行业第一，成为 摩尔定律 最主要的推进者。
五、Arm 和 IP 厂：不造芯片却「收过路费」
一个常被问的问题：Arm 自己几乎不生产、不卖芯片，凭什么值钱？答案是它卖的是设计（IP 授权）。
- Arm 设计好 CPU 内核（Cortex 系列）的架构与实现，把它作为软核/硬核 IP 授权给芯片公司；芯片公司拿来直接集成进自己的 SoC（见 IP 核是什么）。
- 收费通常是两笔：前期授权费（license） + 每卖出一颗芯片抽版税（royalty）。全球手机几乎都用 Arm 核，等于每台手机都在给 Arm 交「过路费」。
- RISC-V 走的是另一条路：开源免授权费的指令集架构，谁都能照着做核，冲击的正是 Arm 这种授权模式（见 RISC-V 与处理器核入门）。
EDA 厂（Synopsys/Cadence/西门子 EDA）同理——它不造芯片，但没有它的工具就设计不出先进芯片，属于整个产业链里「人数很少、杠杆极高」的环节（详见 EDA 产业格局、EDA 在流程里的角色）。
六、「卡脖子」通常卡在哪几环
理解了分工，就明白芯片国产化不是单一环节的事，而是一整条链：
| 环节 | 现状印象 | 卡点 |
|---|---|---|
| 芯片设计（Fabless） | 国内已较强（海思、紫光展锐等） | 高端架构/生态、EDA/IP 依赖 |
| EDA 工具 | 国产替代进行中 | 三巨头在先进流程全链路占绝对主导 |
| IP 核 | Arm 等占据主流 | 高端 CPU/接口 IP 授权依赖 |
| 晶圆制造（Foundry） | 中芯国际等成熟工艺强 | 先进制程（<7nm）受设备/EUV 限制 |
| 半导体设备 | 刻蚀/清洗等有突破 | EUV 光刻机（ASML 独家） 是最大瓶颈 |
| 材料 | 部分国产化 | 高端光刻胶、硅片等 |
| 封测（OSAT） | 国内较强（长电/通富） | 先进封装持续追赶 |
一句话：设计和封测国内相对扎实，最难的是先进制造（Foundry）+ 它依赖的高端设备（EUV）+ 设计工具（EDA）/核心 IP。这也解释了为什么 EDA 和先进光刻被反复提及。
七、这一篇在知识体系里的位置
- 想知道 Fabless 交给 Foundry 的「图纸」是什么、流片流程 → 流片与制造、tape-out 是什么、版图数据 GDSII/OASIS；
- 想知道设计芯片用什么工具、EDA 产业格局 → EDA 产业格局、EDA 在流程里的角色；
- 想知道买 IP 为什么划算、CPU 核从哪来 → IP 核是什么、RISC-V 与处理器核入门；
- 想知道一颗芯片的成本怎么算、为什么量大才便宜 → 一颗芯片的成本账、良率；
- 想知道这些环节对应哪些岗位 → 芯片岗位地图。
总结
一句话总结：芯片产业链高度专业化分工——IDM 设计制造封测全包（如 TI/美光/三星），Fabless 只做轻资产设计（英伟达/高通/AMD），Foundry 只做重资产代工、不与客户抢设计（台积电/中芯国际），IP 厂卖处理器核等可复用模块、靠授权费加版税「收过路费」（Arm），EDA 厂卖没它就设计不出芯片的工具（Synopsys/Cadence），OSAT 封测厂负责封装测试；分工的根因是建先进晶圆厂动辄百亿美元、只有少数玩家玩得转，而国产替代的主要难点集中在先进制造、EUV 设备、EDA 工具与高端 IP 这几个高杠杆环节，设计与封测则相对成熟。