封装发展史：从 DIP 直插、QFP 贴装到 BGA 面阵列，引脚数逼出来的形态革命
更新时间：2026-09-25。打开任意一台老式电器，你可能同时看到三种芯片：黑色长条形、两排硬引脚插穿电路板的 DIP；薄扁方块、四边鸥翼引脚的 QFP；以及表面几乎看不见引脚、像颗金属糖豆的 BGA。它们不是不同技术路线的竞争产物，而是同一需求在不同年代的必然答案——芯片引脚越来越多，封装就必须一次次改形。本篇按时间线讲这场被引脚数逼出来的形态革命。封装的基本概念先读 芯片封装入门：封装是什么、里面有什么，芯片上的引脚从哪来见 I/O 单元与焊盘 PAD。
本文要回答的问题
- 芯片光刻完、划片出来不能直接用吗？封装到底解决哪几件事？
- DIP 的 2.54mm 间距是怎么来的，为什么后来的封装引脚越来越密？
- 从通孔插装到表面贴装（SMT），电路板组装工艺发生了什么变化？
- QFP 四边引脚能做到两三百个，为什么还不够用？「周长的墙」是什么？
- BGA、QFN、CSP 为什么把焊点放到芯片底面？节距和引脚数到了什么量级？
一、先回答：封装为什么存在
晶圆经过 晶圆制造 和上百道工艺、划片之后，得到的是一颗颗边长几毫米、厚度不到半毫米的裸芯片（die）。它极其脆弱：硅又脆又硬，掉在地上会碎；表面的铝焊盘裸露着，手一碰就氧化、划伤；几百个信号点挤在几毫米见方的面积上，没有任何办法直接焊到巴掌大的电路板上。封装（package）就是给这颗裸芯片安一个「家」，这个家承担三件不可替代的职责：
- 保护：用树脂或陶瓷把芯片封起来，隔绝潮气、灰尘、化学腐蚀和机械冲击；键合的金属丝细到只有二十几微米，没有外壳一震就断。
- 互连（空间变换）：把芯片表面微米级间距的焊盘，「中继」成电路板上毫米级、人眼和机器都能对准的引脚或焊球。芯片上 0.1mm 的尺度和 PCB 上 1mm 的尺度之间，必须有一级转换。
- 散热：芯片工作时功耗以瓦计，热量要从指甲盖大小的硅里排出去。封装的芯片载片（die attach pad）、金属引脚和外露散热焊盘都是导热路径，高性能封装还会在顶部加散热盖。
读懂这三个职责，就握住了封装演进的主线：保护方式可以几十年不变，真正逼着封装改形的是互连——更具体地说，是引脚数量的增长。 下面三张图和一张表，就是这场变革的全部。
这张演进图就是本文的路线图。注意三个箭头旁的标注：形态变化的扳机始终是引脚数量，而节距数字从 2.54mm 一路压到 0.4mm 以下，则是同一时期板厂贴装精度不断进步的镜像。
二、通孔插装时代：DIP 与 2.54mm 的霸权
1958 年集成电路诞生之初，芯片只有几个引脚，封装借用了晶体管的圆形金属壳（TO 系列）。真正统治早期 IC 工业的封装，是 1965 年前后仙童公司推出的 DIP（Dual In-line Package，双列直插封装）：一个黑色长方体，两排硬引脚从两侧垂直伸出，像两排整齐的蜈蚣腿。
DIP 的所有数字都透着「手工时代」的气息：引脚间距是 2.54mm（100mil，百分之一英寸）——这个间距恰好让引脚之间能穿过标准电路板走线，也恰好大于人眼手工焊接和机器插孔的对准极限；本体宽度常见 0.3 英寸（窄体）和 0.6 英寸（宽体）；引脚数从 8、14、16 一路到 40，极限做到 64 脚。8051 单片机、74 系列逻辑芯片、早年的内存条，几乎全是 DIP。直到今天，面包板实验和教学芯片仍沿用 2.54mm 间距，这是 DIP 时代留下的活化石。
组装方式是通孔插装（Through-Hole）：PCB 上对应每个引脚钻一个孔，元件引脚穿过去，在板子背面用波峰焊焊接——熔化的焊锡在泵的推动下形成一道流动的「锡波」，板子背面扫过锡波，所有插穿的引脚一次焊完。通孔插装机械强度极高，但有两个天生缺陷：引脚必须足够硬、足够长才能穿孔，封装体积做不小；板子上钻孔占用大量面积，且焊盘只能排在板的两面。
通孔插装在被逼入绝境前还试过一次「面阵列」：PGA（Pin Grid Array，针栅阵列） 把硬针脚按网格插在封装底面，针距仍是 2.54mm，通过插座与板子连接，Intel 80486、Pentium 和大批早期工作站 CPU 都用陶瓷 PGA，引脚数轻松上百。但它本质上仍要穿孔（或占一个大插座），体积大、板厚、价格贵，只在需要反复插拔 CPU 的场合有优势，没有进入通用消费电子。
DIP 撞墙几乎是注定的。引脚只排在两排长边上，要增加引脚就得加长本体：40 脚的 DIP 已经超过 50mm 长，64 脚再长下去，插入时两端的热膨胀和翘曲让焊接良率无法接受。芯片引脚数却在一路上涨——微处理器需要独立的地址总线和数据总线，8086 已经是 40 脚，到 80386 就需要 132 个引脚。两排不够，就把引脚铺到四边上；引脚太粗占地方，就把元件从「插进去」改成「贴上去」。
三、表面贴装时代：SOP、QFP、TSOP 与回流焊
1980 年代，SMT（Surface Mount Technology，表面贴装技术） 全面接管电子组装。核心变化是：元件不再穿孔，而是直接贴放在 PCB 表面的焊盘上；引脚变成扁平的「鸥翼」形或「J」形金属引线，搭在焊盘上而非插入孔中；焊接改用回流焊——先用钢网把锡膏（焊锡粉末加助焊剂的膏体）印刷到焊盘上，贴片机把元件放上去，整板进入回流炉，经过约 150℃ 预热到 220℃ 以上的峰值温度曲线，锡膏熔化一次成型，所有焊点同时完成。
表面贴装家族沿着三条线分化：
- SOP / SOIC（小外形封装）：DIP 的贴装版，两排鸥翼引脚，早期节距 1.27mm（50mil），后来缩到 0.95、0.65、0.5mm，典型 8~44 脚。更小的缩窄版叫 SSOP、TSSOP。
- TSOP（薄小外形封装）：本体厚度压到 1mm 左右、引脚极短，节距 0.5mm 或 0.8mm。1990 年代的 DRAM 内存条、Flash 芯片几乎都是 TSOP，薄意味着可以贴得很近、节省板高。
- QFP（Quad Flat Package，四方扁平封装）：决定性的创新是四边都出引脚。节距从 1.0、0.8、0.65mm 一路细到 0.5mm，细间距 QFP（FQFP）做到 0.4mm；引脚数常见 44~208，大尺寸 PQFP 可达 240、304 脚。80386、80486、各种微控制器和 ASIC 都是 QFP。
表面贴装带来的改变不止于封装外形。没有了穿孔，PCB 两面都可以贴元件，板子面积利用率成倍提高；贴片机用吸嘴从编带里吸取元件、视觉对中后放下，一台机器每小时能贴装上万个点，整条产线可以全自动运行——这是波峰焊插装线做不到的。锡膏的印刷厚度、回流炉的温区曲线也从此成为工艺工程师的核心参数：升温太快元件会因热应力开裂，峰值温度不够锡膏熔不透，冷却太快焊点又会发脆。
四边出脚看似解决了问题，但数学很快给出了下一道墙。引脚排在封装四周，能放多少引脚只和「周长」成正比；而芯片的 I/O 数大致随晶体管规模、也就是芯片「面积」增长。 周长线性增长，面积二次增长，两者迟早脱节。算一笔账：28mm 见方的 QFP，0.4mm 节距时每边能放 70 根引脚，四边约 280 个，这基本是细间距 QFP 的工业极限；再往细做，0.3mm 节距的引脚软得像纸片，贴片轻微错位就会相邻短路，返修几乎不可能。而当时的高端处理器、门阵列已经需要四五百甚至上千个 I/O。出路只剩一个方向：既然四周排满了，就把焊点铺满整个底面。
四、面阵列时代：QFN、BGA、CSP
1990 年代初，封装形态发生了一次维度跃迁：焊点不再从侧面伸出，而是以阵列形式布置在封装正下方。
QFN（Quad Flat No-lead，方形扁平无引脚封装） 是过渡形态：没有外伸的鸥翼引脚，封装四边底部露出金属端子，节距常见 0.65、0.5、0.4mm，中心往往还有一个大面积外露散热焊盘（exposed pad），焊接时直接贴在 PCB 上，散热比 QFP 好得多，体积却小一圈。如今电源管理、射频、微控制器芯片大量使用 QFN。
BGA（Ball Grid Array，球栅阵列） 则是面阵列的主力。封装底部按行列网格布满焊球，焊接时焊球熔化在 PCB 焊盘上。早期 BGA 节距 1.27mm、1.0mm，后来主流 0.8mm，细间距做到 0.5mm、0.4mm。同样是 28mm 见方：1mm 节距的 BGA 可以排 28×28，扣掉中心区域仍有约 600~700 个焊球；0.5mm 节距理论上是 56×56，超过 3000 个点。高端 FPGA、处理器的 BGA 封装做到 1500~2000 个焊球毫不稀奇。按焊球材料和基板不同，还有塑封 PBGA、陶瓷 CBGA、载带 TBGA 等分支。
焊球是在封装基板上长出来的：先在基板焊盘印刷助焊剂，把预制的锡球（常见直径 0.3~0.76mm）用钢网或真空吸头逐点放好，进炉重熔一次，焊球就牢牢挂在焊盘上，冷却后自然形成上下各一个接触面的「腰鼓」形状。芯片本身与基板的连接通常仍是引线键合，高端产品则用倒装芯片——芯片正面朝下，通过凸点直接与基板相连，详细工艺见 引线键合、倒装芯片与晶圆级封装。倒装焊后往往还要在芯片与基板之间填充底部 underfill 胶，分散热膨胀失配带来的应力，这一步几乎是大尺寸 BGA 的标配。
BGA 用面阵列换引脚数，同时带来两个「免费」的好处：焊球很短、电流路径短，寄生电感和电阻远小于细长的 QFP 引脚，高速信号和电源完整性都更好；焊球有表面张力，回流熔化时会把轻微贴偏的封装自动「拉正」（自对准效应），0.8mm 节距下贴片良率反而比 0.4mm 的 QFP 高。代价是焊点藏在芯片肚子底下，肉眼无法检查，必须用 X 光；手工返修需要专业返修台。
CSP（Chip Scale Package，芯片级封装） 的定义是封装尺寸不超过裸片尺寸的 1.2 倍——封装第一次和芯片本身一样大。继续往前一步，干脆在晶圆上直接做焊球、划片即成成品，就是 WLCSP（晶圆级芯片尺寸封装），手机里的电源管理、传感器大量使用，详见 引线键合、倒装芯片与晶圆级封装 和 WLCSP 结构与凸点制作。
这张图把两代封装的差异压缩成一句话：QFP 的引脚数正比于周长，BGA 的焊点数正比于面积。 维度从一维边界换到二维面，引脚容量的量级之差就此拉开。
五、一张表看清四代封装
| 时代/封装 | 引脚位置 | 典型引脚数 | 引脚节距 | 组装方式 | 典型年代与应用 |
|---|---|---|---|---|---|
| DIP 双列直插 | 两排直插引脚 | 8~40（极限 64） | 2.54mm | 通孔插装，波峰焊 | 1970s-80s；逻辑芯片、早期 CPU、家电 |
| SOP/SOIC、TSOP | 两排鸥翼短引脚 | 8~44 | 1.27→0.5mm | 表面贴装，回流焊 | 1980s-90s；存储器、模拟与接口芯片 |
| QFP 四方扁平 | 四边鸥翼引脚 | 44~208（极限约 300） | 1.0→0.4mm | 表面贴装，回流焊 | 1980s-2000s；微处理器、MCU、ASIC |
| QFN | 底面四周端子 + 散热焊盘 | 8~100+ | 0.65→0.4mm | 表面贴装，回流焊 | 1990s 至今；电源、射频、小型 MCU |
| BGA / CSP | 底面焊球面阵列 | 数百至 1000~2000+ | 1.27→0.4mm | 贴片 + 回流焊，X 光检测 | 1990s 至今；CPU、GPU、FPGA、手机芯片 |
表格里值得反复看的是两列：引脚数每代跳一个数量级，节距每代缩小约一半。而组装工艺从波峰焊到回流焊的切换，和从周边引脚到面阵列的切换一样，都是「形态被制造能力与需求双向塑造」的结果——不是 BGA 选择了回流焊，而是锡膏印刷与精密贴片的成熟让 BGA 成为可能。
散热这一列虽然没直接进表，却在暗中影响选型。DIP 时代芯片功耗普遍在 1W 以下，引脚和黑色塑封足够散热；进入 QFP 时代，处理器功耗涨到几瓦，厂家开始在本体下加大金属载片、增强向板面的导热；QFN 的外露散热焊盘、BGA 基板里的金属过孔和导热焊球，本质上都是同一条思路的延续——功耗上一个台阶，封装就要多开一条把热量送到 PCB 的通道。笔记本电脑里的 CPU 封装还要进一步在顶部压均热板和热管，那是封装散热职责在系统级的延伸。
理解这张表还有个实用角度：拿到一块电路板做器件识别时，看封装就能大致判断年代和功能。两排直插硬腿是 DIP，多半是老逻辑或老电源；四边鸥翼细腿是 QFP，是 1990 年代到 2000 年代的主控或 ASIC；底部看不到任何引脚、只有一圈或一片暗色端子的方块是 QFN 或 BGA，基本就是当代产品。焊接、返修工具的选择也完全跟着封装形态走：DIP 一把普通烙铁即可，QFP 需要热风枪和细尖头烙铁配合，BGA 则必须上专业返修台并用 X 光检测焊点。
六、演进背后的三条逻辑
回头看半个世纪，封装发展史不是一串封装名词，而是三条互相咬合的逻辑：
- 需求侧：引脚数只涨不跌。 总线变宽、功能模块增加、电源与地引脚随电流同步增加，摩尔定律每前进一代，封装的 I/O 预算就上一个台阶。DIP 对应几十个 I/O，QFP 对应几百个，BGA 对应上千个，封装始终在追赶芯片。
- 供给侧：板级贴装精度决定节距下限。 2.54mm 对应手工与插孔机，0.5mm 对应精密贴片机，0.4mm 焊球对应 X 光检测与全自动产线。封装能做多密，本质是组装工业能做多准。
- 形态解：从线到边到面。 两排（DIP）→ 四边（QFP）→ 整个底面（BGA），再往后就是 TSV 通孔把第三维也用上——焊点数从正比于边长，到正比于周长，再到正比于面积，最终向体积要容量。这也是 SiP、2.5D/3D 封装的起点。
这一篇在知识体系里的位置
本篇属于芯片设计入门层的封装历史铺垫，回答「今天的封装为什么长这样」。向基础读，配 芯片封装入门：封装是什么、里面有什么 建立封装结构全貌，芯片侧的起点是 I/O 单元与焊盘 PAD；向工艺深入读，封装内部「芯片怎么连上引脚」见 引线键合、倒装芯片与晶圆级封装，焊球怎么做出来见 WLCSP 结构与凸点制作。记住「周长 → 面积 → 体积」这条容量主线，后面遇到任何先进封装名词都能快速归位。
总结
封装因保护、互连、散热三大职责而存在，而封装发展史就是一部被引脚数逼出来的形态史：DIP 以 2.54mm 间距、通孔波峰焊支撑起几十个引脚；SMT 与回流焊让 SOP/TSOP/QFP 把引脚铺到四边、节距压到 0.4mm、容量做到约 300；当周长线性增长追不上 I/O 的面积式增长，BGA/CSP 把焊球铺满底面，以 0.4~1.27mm 节距从容承载上千个互连——引脚容量从正比于边长、周长，演进到正比于面积，并继续向 3D 的体积要空间。