故障模型与测试覆盖率
更新时间：2026-10-01。物理缺陷千奇百怪，工具需要把它抽象成可计算的“故障模型”。模型选得对，覆盖率数字才有意义。
本文要回答的问题
- 一个物理短路/断路如何被抽象成逻辑故障？
- stuck-at 和 transition 故障各抓什么问题？
- 测试覆盖率怎么算，为什么高覆盖不等于零缺陷？
一、stuck-at 固定故障（最基础）
假设某节点永久固定为逻辑 0（SA0）或逻辑 1（SA1）。检测一笔图案要同时做到：
- 激活（activation）：在该节点制造与故障相反的值。
- 传播（propagation）：让这个差异传到某个可观测输出（扫描输出/主输出）。
满足这两点，好芯片与坏芯片输出不同，即被检出。详见 固定故障模型。
二、transition delay 跳变故障（测速）
stuck-at 只看逻辑值最终对不对，不管快慢。真实缺陷常表现为信号变慢、在工作频率下来不及稳定。跳变故障在节点制造 0→1（慢上升）或 1→0（慢下降）跳变，并用实速（at-speed）时钟在一个周期后采样，抓延迟缺陷。见 跳变故障与实速测试。
三、其他模型
- path delay：针对整条关键路径的累积延迟，验证在频率下能收敛。
- bridging 桥接：两节点短路，常建模为“线与/线或”，适合金属颗粒类缺陷。
- IDDQ：测 CMOS 静态漏电流，某些缺陷不会改变逻辑结果却导致漏电大增。
- N-detect、cell-aware：提高同一故障多种激活方式、按单元内部版图建模，进一步逼近真实缺陷。
四、测试覆盖率
测试覆盖率 FC = 被检出故障数 / 可测故障总数不可测（如冗余逻辑）故障通常从分母剔除。ATPG 会做故障仿真，标出 AU（检出）/AN（未检出）/UD（不可测）等类别。
五、边际递减与签核
前 90% 覆盖很便宜，最后几个点要大量图案、ATE 时间陡增。工程上按缺陷等级（PPM，百万分之缺陷数）和测试成本折中：常见签核 stuck-at ≥ 99%、transition ≥ 90% 量级（具体看产品等级，车规更严）。
六、常见坑
- 只看 stuck-at 99% 就放行，漏掉大量延迟缺陷。
- at-speed 测试时钟不准，覆盖数字虚高。
- 把冗余逻辑当可测目标，反复加图案也到不了 100%。
- 覆盖率与实际缺陷分布脱节，只优化数字不看良率反馈。
小结
stuck-at 抓逻辑、transition/path 抓时序、bridging/IDDQ 抓物理异常；覆盖率是可量化但非绝对的质量指标。下一篇 扫描链与扫描测试时序。
总结
物理缺陷被抽象成可计算的故障模型，且必须多模型叠加：检测一笔故障要同时满足“激活”（在节点造出与故障相反的值）+“传播”（把差异传到可观测输出）。stuck-at（节点永久固定 0/1）只看最终逻辑值、抓连通缺陷；transition/path delay 在节点造跳变并用实速时钟一周期后采样，抓“信号变慢、频率下来不及收敛”的时序缺陷——所以 99% stuck-at 仍可能漏时序问题；bridging 把两节点短路建成线与/线或、IDDQ 测静态漏电，抓不改逻辑结果的物理异常，另有 N-detect/cell-aware 逼近真实版图缺陷。测试覆盖率 FC = 被检出故障数/可测故障总数（冗余逻辑等不可测项剔除），但覆盖呈边际递减——最后几个点要大量图案和 ATE 时间，工程上按 PPM 缺陷率与成本折中签核（常见 stuck-at ≥99%、transition ≥90% 量级，车规更严），而非单纯追求 100%。