极客工场

Appearance

共 2,722 字预计阅读约 9 分钟

数字、模拟与混合信号：为什么芯片世界分成两套语言 ​

更新时间：2026-09-05。本文是「集成电路大类 · 芯片设计」**入门层（beginner）**第二篇。上一篇 一颗芯片里有什么 把芯片拆成了晶体管→门→标准单元→模块→SoC 五层；这一篇回答一个更根本的问题：为什么芯片里同时存在「数字」和「模拟」两套完全不同的设计语言？为什么模拟电路常被称为「黑魔法」？以及它们在什么地方相遇。

本文要回答的问题 ​

  • 「数字」和「模拟」到底差在哪？不都是电压吗？
  • 为什么数字电路只用 0 和 1 就够了，这样做凭什么可靠？
  • 模拟电路难在哪，为什么不能像数字那样「写代码自动生成」？
  • 真实世界是模拟的、计算是数字的，两者怎么对接？ADC、DAC、PLL、PHY 在中间干了什么？

一、根本分野：离散的 0/1，还是连续的物理量 ​

世界的本质是模拟（连续）的：声音是气压的连续起伏，温度、光线、无线电波、电池电压，全都可以取某个范围内的任意值，而且平滑变化。

数字电路则反其道而行：它把一切信息量化成离散的 0 和 1，电压只分两档——接近地电位算 0，接近电源电压算 1，中间地带「不算数」。

维度数字电路（Digital）模拟电路（Analog）
处理的量离散：只有 0/1（高低电平）连续：电压/电流可取任意值
关心的信息逻辑值（这个比特是 0 还是 1）真实物理量的精确大小与波形
设计抽象行为级（Verilog 写逻辑，工具自动综合）器件/电路级（晶体管偏置、增益、带宽）
自动化程度高：综合、布局布线高度自动化低：大量靠工程师经验手工设计
抗干扰强：靠噪声容限，只要还能判出 0/1 就没事弱：噪声直接叠加在有用信号上
工艺缩放受益大：晶体管越小越快越省电受益小，甚至更难（增益、电源电压下降）
典型模块CPU 核、逻辑、存储器、数字控制器放大器、ADC/DAC、PLL、电源管理、SerDes PHY
工程师画像人数多、写 RTL、跑验证人数少、经验贵、被称「魔法师」

一句话：数字设计是在「搭逻辑」，模拟设计是在「驯服物理」。

二、数字凭什么可靠：噪声容限 ​

数字电路敢只用 0/1，核心武器是噪声容限（noise margin）。

真实电路里没有「完美的 0V 和 1.0V」，电源会抖动、线间会串扰、温度会变化，接收端实际看到的电压总是脏的。但数字电路约定了两个阈值：

  • 电压低于某个下限（比如 0.3V），铁定判为 0；
  • 电压高于某个上限（比如 0.7V），铁定判为 1；
  • 中间（0.3~0.7V）是「禁止区」，正常信号不应该落在这里。

于是，只要干扰没大到把一个「低」抬过下限、或把一个「高」压低过上限，接收端就能稳稳还原出原始比特。信号在每一级都被「再生」回干净的 0/1，噪声不会逐级累积。这就是为什么数字系统能把数据传到千里之外、复制亿万次还不出错。

模拟电路没有这种保护：一个放大 1000 倍的微弱信号，有用电压和噪声、温漂、器件失配是叠加在一起被同样放大的，你无法简单地「判个 0/1」把噪声丢掉。

chip-design/beginner/01-digital-vs-analog.md D2 示意图

三、模拟难在哪：为什么它是「黑魔法」 ​

数字工程师写一行 a = b + c，工具会自动把它综合成门电路；模拟工程师没有这种待遇。模拟设计的难点来自几方面：

  • 直接面对晶体管的物理。要关心工作点（偏置）、增益、带宽、相位裕度、线性度、噪声、失调、温漂——这些都取决于晶体管在具体工艺、电压、温度下的连续特性，没法用 0/1 抽象掉。
  • 性能指标互相打架。想要高增益、高带宽、低噪声、低功耗、小面积，往往不可兼得，是在一堆约束里找平衡，很吃经验和直觉。
  • 难自动化、难移植。模拟版图讲究器件匹配、对称、隔离、阱邻近效应，很多靠手工绘制；换一个工艺节点常要重新设计，不像数字 RTL 换工艺主要靠重新综合。
  • 工艺进步反而添乱。先进工艺电源电压越来越低（留给信号摆幅的空间变小）、晶体管本征增益下降，模拟电路更难做好。

所以在一颗 SoC 里，模拟/混合信号模块（PLL、DDR/PCIe 的 SerDes PHY、ADC/DAC、电源管理）虽然数量不多，却常常是面积大户、设计瓶颈和流片风险点。这也是为什么 一颗芯片里有什么 那篇把它们标成「最难的红色区域」。数字工程师不必会设计模拟电路，但必须懂这些边界模块「是干什么的、接口是什么」——这正是 混合信号边界常识 要补的课。

四、两个世界在哪里相遇：ADC / DAC / PLL / PHY ​

真实芯片几乎都是**混合信号（mixed-signal）**系统——数字为主体，但在「和真实世界/高速链路打交道」的边界上，必须靠模拟电路完成转换。几个最常出现的边界模块：

模块全称/作用跨越的边界你在哪会碰到
ADC模数转换器，把连续电压采样成数字模拟 → 数字读传感器、麦克风、电压监测、示波器
DAC数模转换器，把数字还原成连续电压数字 → 模拟音频输出、波形发生、某些发射机
PLL锁相环，用一个参考时钟倍频出各种高频时钟模拟振荡 + 数字配置几乎每颗芯片的时钟源头（CPU 主频、SerDes 速率）
SerDes / PHY并串转换 + 高速收发的物理层数字比特 ↔ 模拟差分波形DDR、PCIe、以太网、USB 的物理连线两侧
电源管理（PMU/LDO/DCDC）把外部电压变成芯片各档供电纯模拟/功率低功耗、电源完整性的核心

以 ADC 为例：麦克风把声音变成连续的模拟电压，ADC 按固定采样率「咔嚓咔嚓」测量这个电压、量化成一串数字，交给 DSP/CPU 去降噪、编码、传输；播放时再由 DAC 把数字还原成连续电压驱动喇叭。采样率、量化位数、抗混叠滤波这些概念，是所有「数字设备感知/作用于现实」的共同底层。

而像 PCIe、DDR 这种高速接口，数字侧看到的是「发一个 0/1 比特流」，但在芯片管脚和线缆上跑的是精心整形过的模拟差分波形——负责把比特变成波形、再从波形里恢复出比特和时钟的，就是 SerDes/PHY 这块混合信号电路（高速接口见 高速接口、信号完整性见 封装与 SI/PI）。

五、给数字/软件背景读者的实用结论 ​

  • 你写的大部分逻辑是纯数字的，可以放心用 0/1 抽象，不用管晶体管物理；但要知道芯片里有那么几块「模拟黑盒」，它们有自己的配置寄存器、校准流程、上电时序和约束。
  • 数字问题和模拟问题的「味道」不同：数字 bug 多是逻辑/时序错误（波形里某个比特不对），模拟问题常表现为「信号质量差」——抖动（jitter）、误码、纹波、温漂、串扰，需要用示波器、眼图、频谱去看，而不是看数字波形。
  • 边界要讲协议：数字侧和模拟块之间通常有明确接口（配置寄存器、数据总线、时钟/复位），数字工程师的任务是按 datasheet 正确配置和驱动它，而不是重新设计它。

六、这一篇在知识体系里的位置 ​

总结 ​

一句话总结：真实世界是连续（模拟）的，数字电路刻意把信息压成离散的 0/1，用「噪声容限 + 信号再生」换来极强的抗干扰和可自动化设计；模拟电路则直接处理连续物理量，依赖器件物理、难自动化、靠经验，是芯片里数量少但最硬的骨头；真实芯片是混合信号系统，在 ADC/DAC（感知与输出）、PLL（时钟）、SerDes PHY（高速链路）这些边界上让两套世界对接——数字工程师主要在 0/1 的世界搭逻辑，但必须懂这些模拟黑盒「干什么、怎么配」。