封装热阻与结温：Tj=Ta+P·θja，热也是一条可以计算的电路
更新时间：2026-09-25。封装入门里我们说过，封装除了保护裸片、扇出引脚，还承担一件大事：把芯片工作时产生的热量送出去。电信号有电阻，热的流动同样有「热阻」。这一篇把散热问题彻底电路化——用一个欧姆定律的孪生公式 Tj=Ta+P·θja，讲清封装热阻与结温怎么估算、数据手册里 θja/θjc/θjb 一串希腊字母各是什么意思、加散热片以后该看哪个数，以及为什么 QFN 和 BGA 的散热能力差出一大截。热设计在芯片侧的展开见 热感知设计，与供电去耦的配合见 封装电源完整性，热相关的考核试验见 封装可靠性试验。
本文要回答的问题
- 结温 Tj 为什么能用 Tj=Ta+P·θja 一条公式算出来？热阻和电阻凭什么可以类比？
- 数据手册上的 θja、θjc、θjb 三个参数分别测的是哪两个点之间的热阻？JEDEC 对测试板和环境有什么硬性规定？
- 芯片里的热究竟沿什么路径走：模塑料、基板、焊球、PCB、空气，各段贡献多大？
- 自然对流时主要靠 PCB 散热，加了散热片和风冷以后路径发生了什么变化？为什么这时 θja 反而不好用了？
- θ 和 ψ 只差一个字母，它们的物理含义有什么本质区别？工程上拿到功耗和环境温度，怎样降额使用才不烧片？
一、热也是电路：从欧姆定律到热阻
芯片耗电 P（单位 W），这些电能绝大部分最终在晶体管和互连上转化为热。热量必须从最热的地方——硅片上的结（junction，习惯用 Tj 表示结温）流到温度最低的环境空气（ambient，Ta），沿途每跨过一段材料都会「掉」一点温度，正如电流流过电阻会掉电压。
对应关系严格成立：热流率（瓦）对应电流，温差（℃）对应电压，热阻 θ（单位 ℃/W，即每瓦功率造成多少度温升）对应电阻。材料导热率越高、截面积越大、路径越短，热阻就越小，和电阻的几何公式 R=ρL/A 也是同形的。于是：
欧姆定律： ΔV = I · R
热路公式： ΔT = P · θ → Tj = Ta + P · θja举个有体感的例子：一颗芯片功耗 2W，数据手册标称 θja=40℃/W，环境 25℃，那么结温 Tj=25+2×40=105℃。换个 θja=20℃/W 的封装，同样条件下只有 65℃——封装选型对结温的影响就是这么直接。这条公式看似简单，却是所有热估算的总纲：想压低结温，只有三个旋钮——降低功耗 P、降低环境温度 Ta、降低热阻 θ，三者之外，实在没有第四条捷径。 前面两个旋钮分别归低功耗设计和结构散热管，本篇专攻第三个。
电路类比还能再走一步：芯片和封装有质量、有比热容，对应热容量（热容），开机瞬间温度按时间常数指数上升，和 RC 充电同形——封装系统的热时间常数从几十秒到几分钟不等，这也是为什么短脉冲功耗可以按平均功耗估算、而持续满载必须按稳态算。本篇只谈稳态热阻，瞬态问题要画成 RC 梯形网络。
要注意 θja 不是封装的固有材料属性，它是「封装+测试板+测试环境」整套系统的等效热阻。同一个 QFN 焊在巴掌大的金属芯 PCB 上和焊在一块名片大小的双面板上，测出来的 θja 能差一倍。这就引出下一节的标准条件问题。
二、三个热阻：θja、θjc、θjb 与 JEDEC 测试条件
JEDEC（固态技术协会，半导体行业的标准组织）在 JESD51 系列标准里把封装热阻规范化，数据手册上最常见三个：
| 参数 | 全称 | 测温两点 | 主要用途 |
|---|---|---|---|
| θja | 结到环境热阻 | 结 Tj → 周围空气 Ta | 自然对流下快速估算结温，最常用 |
| θjc | 结到壳热阻 | 结 Tj → 封装外壳最热点（通常顶面中心 Tc） | 顶部加装散热片时，表征封装顶面导热能力 |
| θjb | 结到板热阻 | 结 Tj → 封装附近的 PCB 板面 Tb | 热量主要从焊球/引脚进板子时，表征向下导热能力 |
三个数的测试条件差异比定义更重要：
- θja 按 JESD51-2 测：器件焊在标准尺寸的测试板上，放进「静止空气箱」（natural convection / still air，气流速度低于 0.15m/s，排除一切风扇），功耗恒定后读结温和空气温度。测试板分 1s（单面走线）和 2s2p（双面、带电源/地平面）两种，板上铜箔面积和层数都有规定——2s2p 板铺铜多，θja 明显更小。数据手册若不写板型只甩一个 θja，这个数要打问号。
- θjc 按 JESD51-14 测：顶面用冷板（cold plate）或理想散热夹具贴死，保证几乎全部热量从顶面流出，再取 Tj 与壳体温差。它描述的是「热量被逼着只走顶面」时的热阻，是封装内部向上导热能力的极限值。
- θjb 按 JESD51-8 测：用隔热环把器件与板子的其余部分隔开、强制热量沿板面铺展，测 Tj 与封装周边板温之差，描述向下进板的导热能力。
记住一个常见误用：θja 只在自然对流、标准板的场景有预测意义；板子铺铜、机箱风道、外加散热片一变，真实热阻就偏离标称值，必须按热路径重新分析。
三、热流路径解剖：芯片到空气的分段热阻
把一颗典型塑封器件沿纵向切开，热从硅结出发后并非只有一条路，而是兵分两路：向上穿过模塑料到封装顶面，向下穿过粘接层/基板、焊球进入 PCB，最后两路都汇入空气。各段都可以写成一个热阻，串成路径：
direction: down
tj: "硅结 Tj\n功耗 P 的发源地"
mold: "模塑料（mold compound）\n向上：导热率约 0.7~1 W/mK"
sub: "粘接层 / 基板（substrate）\n向下：die attach + 树脂基板"
top: "封装顶面 → 空气\n自然对流系数小"
ball: "焊球阵列 / 引脚 → PCB\n金属球是向下主干道"
pcb: "PCB 铜箔铺展 → 空气\n板面大，对流+辐射"
top -> mold
mold -> tj
tj -> sub
sub -> ball
ball -> pcb
tj.style: { fill: "#E9F8F0"; stroke: "#2E9E6B" }
ball.style: { fill: "#FEF3E2"; stroke: "#E08A1E" }各段的散热权重和封装结构强相关：
- 模塑料又厚又绝热，向上路径在自然对流中通常只占总散热量的 10%~20%；但 QFN 的底部裸露焊盘（exposed pad）把 die 直接贴在一块大铜焊盘上，向下热阻骤降，这是 QFN 散热好的核心原因。
- **倒装焊 BGA（flip-chip）**没有长金线和 die attach 层，die 通过阵列凸点直接坐在基板上，热量经凸点、基板、密密麻麻的焊球进入 PCB 大面积铜平面，向下路径极宽；加上 BGA 基板内嵌电源/地铜平面，纵向导热远胜四周引脚的 QFP。
- PCB 是自然对流条件下真正的散热片。焊球把热带进板子后，靠铜平面横向铺开（spreading），再从上下面板对流到空气。板面积、铜层数、过孔阵列（thermal via）决定了末段热阻——所以同一块芯片，demo 小板和产品主板上的结温可能差 20℃ 以上。
热风过孔（thermal via）值得单独说：在 QFN 裸露焊盘或 BGA 正下方打一排孔径 0.2~0.3mm 的金属化过孔，把热带到 PCB 内层地平面和背面铺铜，相当于给向下路径修了一排高架桥。十几个合理排布的过孔可以把 θja 再压低 15%~30%，成本几乎为零，是中小功耗器件最划算的散热投资。粘接层材料也有讲究：传统环氧胶导热率不到 1 W/(m·K)，高导热银浆能到 5~10 倍，功耗大的器件会在这里下本钱；而焊料（solder attach）和烧结银（sintered silver）导热率更高，车规功率封装常用。
把每段热阻按串并联合起来，才得到数据手册那个总热阻 θja。理解分段结构的意义在于：你能判断瓶颈在哪，钱该花在裸露焊盘、热风焊盘铺铜还是散热片上。
四、自然对流 vs 加散热片/风冷：主导路径的切换
散热手段一变，热路的拓扑就跟着变。下面把三种典型工况并排比较：
| 工况 | 热流主干道 | 该用的参数 | 典型效果 |
|---|---|---|---|
| 自然对流（无风、无散热片） | 焊球 → PCB 铺铜 → 空气 | θja（须板型匹配） | 基准；几瓦器件 θja 常在 30~60℃/W |
| 顶部加散热片 | die → 封装顶面 → 散热片肋片 → 空气 | θjc + 散热片热阻 + 界面材料热阻 | 顶面路径反客为主，总热阻可降到 10~20℃/W |
| 散热片 + 强制风冷 | 同散热片路径，对流系数随风速大增 | 同上，散热片热阻按风速曲线取值 | θja 可降至 5~15℃/W，CPU/GPU 常见 |
关键洞察是：θjc 只有在顶面被散热片「接管」时才有用。 加散热片后，结到环境的总热阻应按串联计算：θja(新) ≈ θjc + θtim（导热垫/硅脂的界面热阻）+ θsa（散热片到空气的热阻）。此时裸封装标称的 θja 完全失效——因为它的测试条件里根本没有散热片。风冷还要注意风速并非越大越划算：多数散热片热阻随风速按平方根趋势下降，噪声和功耗却线性涨，工程上取拐点附近。
这张热阻网络说明两条支路并联：加装散热片的实质，是把原本又窄又长的向上支路修成宽路，分流比例随之改变。极端情况下散热片极强，θjc 成为整条路径的瓶颈——这时选封装就该盯着 θjc 而不是 θja。
界面材料（thermal interface material，TIM）的选择也常被低估。散热片底面和封装顶面哪怕压得再紧，微观上仍是两点接触，缝隙里的空气是热的不良导体；涂硅脂、导热垫或相变材料就是用 2~8 W/(m·K) 的介质替换空气。它的热阻按 θtim=厚度/导热率/接触面积估算，涂层过厚反而更热，「薄而匀、无气泡」是要领。螺丝压紧顺序和扭矩也会影响实际接触热阻，量产一致性靠工装保证。
五、θ 与 ψ：热阻与热特征参数的区别
数据手册里还常有 ψjt（结到顶热特征参数）和 ψjb（结到板热特征参数），单位同为 ℃/W，极易与 θ 混淆。二者的本质区别在热流口径：
- θ（theta，热阻）成立的前提是该路径流过全部热功率：测 θjc 时冷板保证 100% 的热量从顶面走，温差除以的是全部 P，所以它是真正的热阻，可以按串并联网络直接做加减法。
- ψ（psi，热特征参数）只是一个测温换算系数：在实际板级系统中，顶面或板面只流过热总量的一部分，但 ψ 的定义仍然用芯片总功耗 P 去除温差，ΔT=ψ·P。它不对应真实热阻，不能串联合并，却非常实用——现场测出壳顶温度 Tt，Tj=Tt+P·ψjt 就能反推结温，无需知道热到底分了几路。
| 对比 | θ（theta） | ψ（psi） |
|---|---|---|
| 物理意义 | 真实热阻 | 热特征参数（换算系数） |
| 分母功率 | 该路径实际流过的热功率 | 器件总功耗（不论路径分配） |
| 能否串并联计算 | 能，可画热阻网络 | 不能，仅用于温度反推 |
| 典型场景 | 设计阶段热路估算 | 量产现场由壳温/板温估结温 |
热阻网络本身也要留意三维效应：芯片尺寸小、PCB 尺寸大，热在板上是扩散状铺开的，严格建模要用到扩散热阻（spreading resistance）而非一维串联——热从一块小面积进入大平面时，除了纵向材料热阻还多一项扩散阻力，面积比越悬殊这项越大；功耗分布不均时网络还得分区，把 die 切成若干热源各挂一条支路。工程一阶估算用集中参数网络足够，精细分析则交给热仿真，这正是 热感知设计展开的内容。
另外一个容易踩的坑是辐射换热。高温表面以红外辐射方式散出的热量与绝对温度四次方差成正比，在自然对流、无风道的密闭设备里，辐射能占到总散热量的两成以上，外壳涂黑、邻近金属面避免反光都能小幅降温；一旦上了风冷，对流压倒一切，辐射便可忽略。
六、功率密度、热点与降额：典型数字和工程用法
先给一组量级感的典型 θja（自然对流、2s2p 标准板，具体以器件数据手册为准）：
| 封装形态 | 大致 θja | 影响散热的关键结构 |
|---|---|---|
| SOIC / TSSOP（无裸露焊盘） | 50~90℃/W | 热量主要靠引脚，塑封体小 |
| QFN（带底部裸露焊盘） | 25~45℃/W | 裸露焊盘 + 焊盘下热风过孔 |
| QFP（鸥翼引脚） | 35~60℃/W | 引脚细而长，进板效率一般 |
| 倒装焊 BGA（中小尺寸） | 20~35℃/W | 凸点+焊球阵列+基板铜平面 |
| 大尺寸 FCBGA | 10~20℃/W | 封装基板内嵌平面，板级铺铜充足 |
同样封装内塞进更大功耗的 die，热阻数字不会线性变好，因为功率密度（W/mm²）上去后会出现热点（hot spot）：时钟树、运算阵列集中的局部区域温度比平均结温还高，而漏电随温度指数上升，容易陷入「越热越漏、越漏越热」的正反馈。用平均 θja 算出的 Tj 不代表热点温度，高功率密度设计必须看芯片内热分布图。举个数字感受：一颗 10mm² 的 die 耗散 5W，平均热流密度 0.5W/mm²，而 CPU 大核局部可超过 1W/mm²，热点与芯片边缘的温差能有 10~20℃，这也是大芯片在封装基板下额外加电容、在 die 背面敷金属做均热的原因。
工程落地则是降额（derating）使用，一套常见口径：
- 先定允许结温：消费级塑封通常按 Tj(max)=125℃ 设计，车规器件可达 150℃，但寿命与结温强相关（温度每升约 10~15℃，某些失效机理加速近一倍，详见 封装可靠性试验），长期可靠工作建议留 10~20℃ 余量而非贴着上限跑；
- 按最坏工况算：Ta 取机箱内最高温度（不是室温！），P 取峰值或持续高负载功耗；
- 反推预算：P 允许 =（Tj 目标 −Ta 最坏）/ θ实际。算不过去时，顺序是先加 PCB 铺铜和热风过孔（最便宜）、再换低热阻封装（QFN 裸焊盘/更大 BGA）、最后上散热片或风冷；
- 现场验证：用 ψjt/ψjb 从实测壳温反推结温，确认设计裕量。
降额不是单纯压低性能指标，而是给寿命和批次波动上保险。数据手册的 θ 值来自数量有限的标准样件，量产中基板铜厚、焊接空洞率（QFN 焊盘中心的大空洞会显著恶化散热）、机箱内邻近发热器件的互相烘烤，都会让实际热阻偏离标称。成熟做法是再乘 1.1~1.2 的热阻裕量系数，或直接把目标结温压到 105℃ 以下长期运行。测温手段上，板上可用热成像或热电偶测壳顶，芯片内部则常带测温二极管或温度传感器，二者都能按前述 ψ 参数换算到结温。
供电设计与热设计还要联动：电源分配网络上的 IR drop 损耗本身就是板上热源，去耦电容靠近引脚既能压压降也减少热耗散，配合方法见 封装电源完整性。
这一篇在知识体系里的位置
- 想先认识 QFN/BGA/WLCSP 长什么样、引脚怎么扇出 → 封装入门；
- 想看芯片设计阶段怎样布电源网格、插热通孔、考虑温度感知布局 → 热感知设计；
- 想理解封装的供电回路、去耦电容放置与 IR drop → 封装电源完整性与去耦；
- 想看高温高湿、温度循环等热相关考核怎么做、失效机理是什么 → 封装可靠性试验。
总结
封装热阻与结温的全部内容就是一条电路化公式 Tj=Ta+P·θja：热流对应电流、温差对应电压、热阻对应电阻；θja 是 JEDEC 标准板加静止空气下的系统等效热阻，θjc 表征热量被逼走顶面的能力（加装散热片时与界面热阻、散热片热阻串联使用），θjb 表征热量进 PCB 的向下路径；自然对流时焊球加 PCB 铺铜是散热主干道，所以带裸露焊盘的 QFN（约 25~45℃/W）和倒装焊 BGA（约 10~35℃/W）远胜无焊盘小封装；ψ 参数用总功耗做分母、只能由壳温反推结温而不能进热阻网络；实际工程按最坏 Ta 和峰值 P 给结温留 10~20℃ 余量降额使用，优先加铺铜过孔、再换封装、最后上散热片风冷。