CPU 电源管理入门：idle、C-state、P-state 和调度器调频在做什么
更新时间：2026-09-15。本文是「集成电路大类 · 低功耗设计与验证」入门层系统篇第 24 篇。手机为什么烫了会降频、笔记本拔电后变卡、服务器空闲时为什么也没省下多少电——这些都由 CPU 内部一套成熟的电源管理机制控制。它的核心是两套互不相干又相互配合的状态机：没活干时睡多深的 C-state，有活干时跑多快的 P-state。理解这两个词，就拿到了看懂现代 CPU/OS 电源管理的钥匙。它们在硬件上就是前面学的时钟门控、电源门控和 DVFS。系统地图见低功耗导读。
本文要回答的问题
- CPU 空闲时到底在干什么，idle 线程和 HLT 指令是什么？
- C-state 的 C1、C6、C7 逐级在关什么，为什么越深醒得越慢？
- P-state 和频率档位（OPP）、turbo 是什么关系？
- cpufreq governor（ondemand/schedutil…）凭什么决定升频降频？
- 为什么有时进了更深的睡眠反而更费电？调度器怎么帮忙省电？
一、先分清两条正交的轴
- P-state（performance state）：CPU 在执行（C0）时的电压-频率档位，管「跑多快」，是 DVFS。
- C-state（CPU idle state）：CPU 没可运行任务时进入的睡眠深度，管「睡多死」，是时钟门控→电源门控的逐级加深。
一个核心在 C0 时处于某个 P-state；进入空闲后则处于某个 C-state。两者回答的问题不同，硬件实现也不同。
二、idle 在干什么：从 HLT 到 idle 线程
当操作系统发现某个 CPU 上没有可运行任务（运行队列为空），调度器不会让它空转烧电，而是切到 idle 线程，执行一条停机指令（x86 的 HLT、ARM 的 WFI/WFE），让内核进入最浅的空闲态 C1，直到下一个中断/定时器到来才恢复取指。在用户看来就是「CPU 利用率 0%」时它仍在反复「睡—被中断叫醒—发现没活—再睡」。
- C0：正在执行指令；
- C1（halt，时钟门控）：停内核主时钟，时钟门控，状态全保留，中断即时唤醒（几纳秒~微秒），省动态功耗但不省漏电；
- C1E / C3（更深的停钟）：连部分时钟树、缓存/总线时钟也停，可能停预取，唤醒稍慢；
- C6 / C7（睡眠/电源门控）：把内核电源门控断电，体系结构状态（寄存器、缓存内容）写到片上 SRAM/保持区，漏电也大幅下降；唤醒要上电、恢复状态，延迟数十微秒量级。C7 比 C6 关得更多（可能含更多共享资源）。
规律和第 22 篇睡眠阶梯一模一样：越深省电越多（尤其漏电），但进入/退出代价越大、唤醒越慢。
三、residency：为什么不能一空闲就进最深睡眠
进 C6 要把状态写出去、断电，退出要重新上电、把状态搬回，这些动作本身耗能耗时。如果内核只空闲 5µs 就有任务，付几十 µs 的进出代价显然亏本。因此每个 C-state 都有一个驻留门槛（target residency / latency 约束）：只有当内核预计空闲时间足够长（至少能在该态待够这么久、省的电超过切换成本）时才进入；操作系统的 idle 驱动（如 intel_idle/cpuidle）记录每个态的历史驻留情况（residency 计数）和下一个已知定时器到期时间，做一个「预计空闲时长 vs 门槛」的决策。这正是第 21 篇临界空闲时长账在 CPU 上的直接应用——乱进深睡可能更费电、更拖响应，所以现代系统宁可在短空闲停在 C1。
四、P-state 与 DVFS：governor 怎么决定升降档
当 CPU 在 C0 忙时，省电靠 P-state。每个 P-state（常叫 OPP，operating performance point）是一对绑定的频率与最低安全电压：高频必须配高压（否则时序不过，见 V/F 曲线），低频可配低压。因为动态功耗 ∝ V²·f，降到低频低档能成倍省动态功耗，但频率受 Vmin 限制、且降频会拉长任务时间（在有漏电时未必省总能量，见下节）。
Linux 由 **cpufreq 子系统 + governor（调频策略）**决定当前档位：
performance：一直最高档（插电、追性能）；powersave：一直最低档；ondemand/conservative：周期性看 CPU 利用率，超阈值就快速升档、空闲再缓降；schedutil（现代默认）：由调度器直接根据当前负载（PELT 利用率）连续、快速地选档，响应更跟手。
另有 turbo/睿频：在温度和功耗预算（功耗墙）允许时短时跑到额定频率以上，用掉散热时间常数；持续高负载触发降频保护（throttling）。现代多核还做每核独立 DVFS：忙的核升档、闲的核进入深 C-state，配合大小核异构（后续《SoC 电源架构》篇）。
五、调度器不只是调频：它还负责「造空闲」
CPU 电源管理的一半在硬件状态，另一半在调度器怎么安排任务，让硬件有机会睡：
- 任务打包（consolidation）：把零星任务集中到尽量少的核，让其他核长时间空闲进深 C-state（牺牲一点并行度换睡眠）；
- 定时器对齐（timer coalescing）：把分散的周期性唤醒尽量合并到同一时刻，减少「刚睡着又被叫醒」的次数（每次抖醒都要付进出 C-state 的开销）；
- 无时钟调度（tickless/nohz）：空闲核停掉周期性调度时钟中断，避免仅为记账而每秒唤醒几百次；
- idle injection / 限频：在热或功耗受限时主动注入空闲来控温控功耗。
也就是说，软件通过改变任务在时间/核上的分布，直接决定了硬件能不能用上省电状态——这呼应低功耗手段全景里「系统/运行层」的杠杆。
六、race-to-idle vs 降档慢做：在 CPU 上重新算这笔账
能量与功率篇讲过「快速干完再睡」与「低压低频慢慢做」之争。在 CPU 语境里它直接决定该选高档 turbo 还是低档省电：
- 若任务有界、干完能进深 C-state（如突发的编译、打包好的渲染）：尽快用高档跑完，再让内核掉到 C6/C7 长睡。因为高档虽然瞬时功率高，但活跃时间短，且把大量时间留给几乎不漏电的深睡态，总能量常更低——这是 race-to-idle 在 PC/手机上常见占优的原因。
- 若任务持续不断、没有整块空闲可睡（如连续视频播放、稳态后台负载）：高档干完也睡不成，漏电和高 V²f 一直付着，这时降到「刚好满足实时性」的低档 P-state 更省；盲目 turbo 只会发热、并不提前结束（活永远有）。
所以没有全局最优，governor/调度器本质上是在预判「干完之后能不能睡、能睡多久」：可预见长空闲→冲刺；持续负载→匹配最低够用档位。这也是为什么 residency 统计和定时器到期预测对省电决策至关重要。
七、系统级睡眠：S0ix / S3 / S5
除单个核心的 C-state，整机还有系统级睡眠（ACPI 态）：
- S0ix（Modern Standby/现代待机）：SoC 进入低功耗空闲、内存仍供电、网络可按需唤醒，屏幕黑着但系统能收邮件/通知，秒回；平均功耗要靠深度的 S0i3（类似深 C-state 的平台态）压低。
- S3（挂起到内存/STR）：CPU 大部分断电、RAM 保持供电刷新，唤醒较快；
- S4（挂起到磁盘/休眠）：状态写入盘，整机近乎断电，唤醒等同恢复启动；
- S5（软关机）：几乎全断，只留唤醒电路。
系统态越深越省，但恢复越慢；它们是各部件 C-state、电源域关断和 PMIC（后续《电源管理芯片 PMIC》篇）供电策略在整机层面的组合（平台电源架构见后续《SoC 电源架构》篇）。
八、一张表收束：C-state 与 P-state 别再混
| C-state（idle 态） | P-state（性能态） | |
|---|---|---|
| 什么时候 | 没活干（idle 线程 HLT/WFI） | 有活干（C0 执行中） |
| 控制什么 | 关时钟/断电的深度 | 电压-频率档位（OPP） |
| 底层手段 | 时钟门控→电源门控、保持 | DVFS、turbo |
| 主要省 | 深态省漏电 + 动态 | 动态功耗（∝V²f），不省漏电 |
| 代价 | 唤醒延迟、状态进出能耗 | 低频拉长执行时间、受 Vmin 限 |
| 决策者 | cpuidle + residency 门槛 | cpufreq governor（schedutil 等） |
| 配套软件 | 任务打包、定时器对齐、tickless | 按利用率/PELT 升降档 |
九、观察与排查入口（工程视角）
想知道一台机器实际在用什么状态，常用接口：
- Linux：
/sys/devices/system/cpu/cpu*/cpuidle/state*/（各 C-state 名字/驻留时间/次数）、cpupower idle-info、cpufreq-info/scaling_cur_freq、turbostat（看实际频点、C 态驻留、功耗）； - 现象对照：笔记本发热/续航异常时，先看 CPU 是否长期停在高频 P0、或某驱动每毫秒打断一次导致永远进不了深 C-state（这种「高频中断」是服务器空闲却不省电的典型元凶，和后续《功耗异常排查》篇一脉相承）；
- 服务器还要兼顾数据中心电费与能效（PUE、性能/瓦，见后续数据中心功耗篇）。
十、能效核异构与缓存：现代 CPU 省电的另外两只手
C/P-state 之外，现代处理器还靠结构手段压低同一任务的能耗：
- 大小核异构（hybrid architecture）：同一软件可在「大核（宽发射、高频率、高性能但能效差）」和「小核（窄、低频、每指令能耗低）」之间迁移。后台轻负载放小核长时间低效但极省电地跑，突发重活才上大核 race-to-idle。调度器要能感知两类核的算力/能效差异（如 Intel Thread Director、ARM DynamIQ），把任务摆到「刚好够快」的核上——这是把手段全景里的异构原则做进了一颗芯片。
- 缓存与局部性决定真实能效：现代 CPU 大量能量花在片上 SRAM（缓存）和数据搬移而非运算。命中缓存时用低频小核即可，频繁访存（cache miss 到 DRAM）则又慢又耗电。软件侧改善数据局部性、减少 DRAM 访问，往往比纠结频点更省；硬件侧缓存可做容量/电压动态管理（如睡掉部分 cache way）。
- 功耗预算约束下的调度：手机/平板还有持续功耗预算（Sustainable Power）和热时间常数，调度器不能只看瞬时负载，还要把「已经积累的热量」纳入频点选择，避免短时睿频后长时间热降频反而更慢更热（热与漏电的耦合让高温下能效进一步恶化）。
可以看到，越往系统端，省电越是「硬件状态 + 调度策略 + 软件行为」三者的联合优化：硅提供 C/P-state、独立 DVFS、大小核和可关缓存这些「能力」，固件/OS 用 governor、residency、任务摆放、定时器对齐把能力兑现成实际能耗，应用则靠减少无谓计算和访存从源头降低需求。任何一层缺位，硬件能力都可能空转——最典型的就是驱动高频打断导致深 C-state 进不去，或所有任务都被绑在大核上使小核形同虚设（排查思路见后续《功耗异常排查》篇，服务器侧电费/能效见后续数据中心功耗篇）。
这一篇在知识体系里的位置
- 三种硬件手段 → 时钟门控、电源门控、DVFS；
- 睡眠深度与 residency 的物理账 → 三种省电模式对比、待机与睡眠模式；
- race-to-idle 的能量账 → 能量与功率；
- 平台/常开岛与供电 → 后续《SoC 电源架构》《电源管理芯片 PMIC》篇；
- 与 MCU 事件驱动对照 → MCU 低功耗入门。
总结
一句话总结：通用 CPU 的电源管理是两套正交状态机——没活干时由 C-state 决定睡多深（C0 在跑；C1 是执行 HLT/WFI 停内核时钟的时钟门控、状态全留、中断即时唤醒、只省动态功耗不省漏电；C1E/C3 进一步停时钟树和部分缓存/总线时钟；C6/C7 把内核电源门控断电并把体系结构状态写入片上 SRAM/保持区，漏电也大幅下降但唤醒需上电恢复、延迟数十微秒），有活干时由 P-state 决定跑多快（P0 高频高压到 Pn 低频低压的一组 OPP，动态功耗随 V²f 变化、由 cpufreq 的 performance/powersave/ondemand/schedutil 等 governor 按利用率/调度器 PELT 负载升降档，另有受功耗墙和散热时间常数约束的 turbo 短时超频、过热 throttling 和每核独立 DVFS）。关键纪律是不能一空闲就进最深 C-state，因为进出深态要付状态写出/搬回和上电的固定能耗与延迟，只有当预计空闲时长超过该态的 target residency 门槛、省下的电超过切换成本时才值，cpuidle 依据历史驻留和下一个定时器到期点做此判断，乱进深睡反而更费电更拖响应；这与 race-to-idle 的权衡一致——任务有界且干完能进深睡时应尽快高档冲刺再长睡（活跃时间短、把时间留给近零漏电的深睡，总能量更低），任务持续不断没有整块空闲时则应降到刚好满足实时性的低档、盲目 turbo 只会发热；调度器除调频外还通过把任务集中到少数核、对齐定时器唤醒、tickless 停掉空闲核周期时钟和必要时空闲注入来主动「造空闲」，让硬件真有机会进入省电状态，整机层面再组合成 S0ix（秒回、内存供电的现代待机）、S3 挂起到内存、S4 挂盘、S5 关机等系统级睡眠，最终由 cpuidle/cpufreq/turbostat 等接口观察各态驻留与频点，高频中断把系统反复抖醒是「空闲却不省电」的典型故障。