SoC 电源架构入门：常开岛、可关域和 PMIC 是怎么配合的
更新时间：2026-09-15。本文是「集成电路大类 · 低功耗设计与验证」入门层系统篇第 25 篇。前面我们把电源域、电源门控、保持与隔离、电平转换一个个拆开讲了。这一篇把这些零件装回整机：一颗真实 SoC 的供电版图到底长什么样，谁永远醒着、谁可以断电，片外的 PMIC 又怎样与片内的电源管理单元一唱一和。系统地图见低功耗导读。
本文要回答的问题
- 一颗 SoC 里哪些电路永远不能断电？「常开岛」里到底住了谁？
- 可关域是怎么被关掉又打开的，开关在芯片里长在哪？
- 从「系统睡眠」到「被唤醒」，硬件依次做了哪些事，时间花在哪？
- PMIC 和片内的电源管理单元如何分工，为什么要讲上电时序？
- 电源域是不是切得越细越省电？代价是什么？
一、先看一张供电版图
这张图体现了三条最基本的架构原则：
- 电池不直接喂芯片内核。电池电压高且随电量变化，必须经过 PMIC 多路降压，产生 0.6~1.0V 的核压轨和 1.8/3.3V 的 I/O 轨。
- 永远有一小块电路醒着。否则芯片「睡死」之后没有任何东西能听见闹钟或按键——这就是常开岛（always-on domain，AON）。
- 值钱的大模块各自有独立的供电轨和开关，从而可以按使用场景单独断电、单独调压。
二、常开岛：芯片睡着时的「值班保安」
常开岛是整个电源架构里最特殊的一块：它在所有睡眠状态下都通电，面积要尽量小，因为它的漏电和功耗是百分之百要计入待机电流的。典型住户有：
| 住户 | 为什么不能断电 |
|---|---|
| RTC（实时时钟）与低频振荡器 | 要持续走时、产生睡眠定时器 |
| 上电复位（POR）、电源好（PG）检测 | 上电第一拍就要工作 |
| 唤醒引脚/按键、中断控制器的最低层 | 外部事件必须有人「接得住」 |
| 电源管理单元 PMU/PCU | 编排上下电序列、给 PMIC 发命令 |
| pad 环上保持供电的 I/O | 睡眠时维持引脚电平、防贯通 |
| 少量保持 SRAM / 保持寄存器 | 存放唤醒原因和最低限度的上下文 |
关键直觉：常开岛不是「功能岛」而是「管理岛」。它不做计算，只做三件事——看时间、听事件、下命令。所以它用最慢的时钟（32.768kHz）、最高阈值（HVT）的单元、最小的规模来设计。它的功耗通常用微安（µA）量，而它省下的是其他几百毫安域的漏电。这也解释了待机与睡眠模式分级里为什么最深档叫「关机般待机」：此时除了这块保安电路，几乎全片都黑了。
三、可关域：开关、隔离、保持、电平转换四件套
一个能被彻底断电的域，边界上必须配齐前面学过的特殊单元，缺一个就会出 bug：
- 电源开关单元：多用 header PMOS（高电位开关）或 footer NMOS，由 PMU 控制。多个开关并联分布在域内以减小压降。
- 隔离单元（isolation）：在关断域输出给活域的信号上钳位到固定值，防止悬空信号让下游 CMOS 输入卡在中间电压产生贯通电流。
- 保持寄存器（retention）：断电前把关键触发器状态搬进气球锁存（由常供轨维持），来电后恢复，省得整域复位重启。
- 电平转换器（level shifter）：若两个活域工作电压不同，跨域信号要经过它，防止欠驱或过应力。
一个域从上电到可工作、再到断电的标准序列由 PMU 严格编排，顺序错了就可能贯通或丢状态：
记住「先静、再存、再隔、后断；先通、再复、再放、后跑」这个口诀，它就是所有低功耗验证用例（后续低功耗验证直觉篇会展开）反复检查的对象。
四、域切多细：一张收益与代价的权衡表
| 维度 | 域切得粗（少而大） | 域切得细（多而小） |
|---|---|---|
| 可关断的漏电 | 大块只要有一个子模块在用，整大块都得通电 | 只点真正在用的小块，闲置即关 |
| 隔离/保持/转换单元 | 少，边界短，面积、时序代价小 | 多，边界长，插在时序路径上要留裕量 |
| 开关与涌流 | 开关少；一次接通电容大、涌流猛 | 开关多；单次涌流小、可错开接通 |
| PMIC 轨数 | 少，电源树便宜简单 | 多，轨数受 PMIC 和引脚限制 |
| 控制复杂度 | PMU 状态机简单、验证用例少 | 状态组合爆炸，UPF 和验证工作量陡增 |
因此真实设计遵循「按使用场景聚类」而不是「按功能模块切豆腐」：总是同时被使用的逻辑放同一域（CPU 配它的缓存、调制解调器配它的加速器），使用模式互斥的才分开（摄像头 ISP 与视频解码很少同时满载）。低功耗设计全流程里的电源域划分评审，争的就是这张表的平衡。
五、唤醒时间花在哪：一笔可算的账
深睡眠很省电，但唤醒不是免费的。以一个被定时器唤醒的可关 CPU 域为例，典型耗时构成：
| 步骤 | 典型量级 | 说明 |
|---|---|---|
| 事件送达 AON、PMU 响应 | 1~10µs | 常开逻辑判定唤醒源、启动序列 |
| 32k 时钟可用 | 立即 | 它本来就没停 |
| 高频晶振起振 | 0.5~2ms | 压电晶体机械起振，最慢的一环之一 |
| PLL 锁定 | 几十~几百 µs | 也可先用直连时钟跑起来再切 PLL |
| 电源开关接通+电源好 | 20~200µs | 域内去耦电容要充电，受涌流约束 |
| 保持状态恢复、撤隔离 | 几~几十 µs | 时钟稳定后批量恢复寄存器 |
| 软件恢复上下文 | 几十 µs~ms | 取决于要重灌多少上下文 |
正因为唤醒代价可达毫秒级，三种省电模式对比才强调 residency：空闲 100µs 绝不该去碰电源门控，光晶振起振就把账亏穿了。这也催生了「先 C1 停钟、短时活用浅睡、长时空闲才深关」的阶梯策略，和MCU 低功耗、CPU 的 C-state里看到的分级完全同源。
涌流（in-rush current）是唤醒时的另一约束：一个大域所有去耦电容同时从 0 充到 VDD，瞬时电流可能是工作电流的数倍到数十倍，会砸低共享电源轨、干扰旁边没睡的域（音频、传感器）。对策是开关分段导通（分段 header，先小后大）、域之间错开唤醒、PMIC 支持可编程的软启动斜率。
六、一个手机 SoC 的域划分实例（示意）
| 域 | 典型策略 | 什么时候关 |
|---|---|---|
| AON + RTC | 常开，32k 时钟 | 从不 |
| 应用 CPU 大核簇 | 独立轨 + DVFS + 电源门控 | 锁屏、轻载时大核先关 |
| 应用 CPU 小核簇 | 独立轨 + DVFS | 深度空闲才整簇关 |
| GPU/NPU | 独立轨 + DVFS + PG | 无渲染/无推理时关 |
| 视频编解码、ISP | 可关域 | 不拍照、不放视频时关 |
| 蜂窝调制解调器 | 多子域，自主睡眠 | 飞行模式或寻呼间隙 |
| 音频子系统 | 低功耗岛，可独立运行 | 关屏听歌时主系统睡、它醒着 |
| DRAM | 自刷新模式（保留不工作） | 深睡时进入 self-refresh |
| I/O / pad | 保持供电 + 隔离 | 睡眠时维持引脚、屏蔽输入 |
注意「音频低功耗岛」这种安排：系统为了在关屏时继续放歌，会让 AON 旁边再保留一个很小的专用岛自治运行，主 SoC 全部断电。这正是「常开岛」思想的推广——谁必须在睡眠中干活，就给谁留最小的一块活域。
常见误区与排查直觉
- 误区：睡眠电流还是几十毫安。 多半不是漏电，而是某个域根本没关掉：时钟没冻结、隔离没生效导致 PMIC 不敢切电、某个驱动持有 wakelock/没释放电源域。先查 PMU 状态寄存器里各域的实际 on/off，再谈漏电，这也是《功耗异常排查直觉》篇的第一原则。
- 误区：上电偶发死机或花屏。 怀疑上电时序：某轨在 I/O 还没好时就被驱动，或复位在电源好之前释放。查电源好信号和复位树。
- 误区：唤醒太慢影响实时性。 把状态恢复、PLL 锁定时间算进最坏响应；考虑常开小处理器先接事件、主域慢半拍跟上的「两速唤醒」架构。
七、常开岛本身怎么省电
既然 AON 永远通电，它的功耗就成了待机下限的硬指标，设计上有一整套「抠微安」的手法：
- 低频低功耗时钟：用 32.768kHz 晶振或片上 RC 振荡器跑待机逻辑，动态功耗随频率几乎归零；高频 PLL 全部关闭。
- HVT 单元、多目标库综合：常开岛时序极其宽松，全部用高阈值慢单元，亚阈值漏电最低（HVT/LVT 取舍见漏电与工艺）。
- 面积最小化：能在主域实现的功能绝不放进 AON；唤醒判定用极简状态机而非通用处理器（部分设计用一个小而极省的传感器管理 MCU 承担复杂唤醒条件）。
- 电源钳位与隔离侧供电：AON 只给真正需要活的保持锁存和隔离使能供电，边界单元尽量少。
- 分级唤醒：AON 先判断事件真伪（如 GPIO 去抖），再决定是否拉起昂贵的高频域，避免噪声引起无效深唤醒。
可量化的感觉：手机待机之所以能做到几天，本质是「常开岛+自刷新 DRAM+少量唤醒」把平均电流压到十几毫安时以下、纯待机底噪做到毫安乃至亚毫安级；纽扣设备更极端，整个系统的活域必须缩到几十微安以内（算账方法见MCU 低功耗篇）。
八、电源架构评审时争论什么
旁听一次电源架构评审，新手也能抓住几个高频争论点，它们都是很好的入门思考题：
- 这个模块要不要独立成域？ 判据是使用模式是否与邻居互斥、独立后预期关断时长能否赚回隔离/转换/开关成本（用三种模式对比的 residency 思想）。
- 保持还是重启？ 关键状态少、重启快的域（如简单外设）不值得付保持寄存器面积，断电后冷启动反而简单；CPU 缓存这类大状态则常用保持或写回内存。
- 几个电压档？ 每多一档 DVFS 就多一条轨或多一套调压控制，收益是更贴合 V²f 曲线（见DVFS），成本是 PMIC 路数和验证组合数。
- 唤醒链最坏延迟是多少？ 实时需求（如接听电话、工业中断）倒推允许的最深睡眠态。
- 谁负责发号施令？ PMU 自治（响应快、不依赖软件）与软件主导（策略灵活）之间划分权责，边界不清是后期 bug 温床。
- 测试模式怎么办？ scan 链、MBIST 需要所有域同时可控，电源结构必须给 DFT 留旁路和统一测试模式（可参考DFT 可测性设计）。
九、从手机到纽扣：同一架构的缩放
这套「常开岛+可关域+PMIC」语言在不同产品上缩放，能帮你建立迁移直觉：
| 产品 | 活域规模 | 典型睡眠电流 | 唤醒预算 |
|---|---|---|---|
| 手机/平板 SoC | 多个大小核、GPU、调制解调器、多级岛 | 数 mA（Modern Standby）~µA（关机待机） | 数十~数百 ms 可接受（交互前预置唤醒） |
| 智能手表 | 小应用核+传感器岛+显示 | 数十 µA~mA | 几十 ms |
| 通用 MCU | CPU + 少量外设 + AON（RTC/引脚） | 0.5~10µA | 数 µs（WFI 浅睡） |
| 能量采集/纽扣节点 | 极简核+无线电，几乎全片可关 | <1~5µA | 数 ms 但占空比极低 |
越往左，电源架构越像「城市群」（分区供电、复杂交通）；越往右越像「一间值班室」（一个值班员，其余全断电）。但三种产品的设计问题完全同构：谁必须醒、谁可以睡、睡了怎么醒、醒得多快、每次醒来多少焦耳。
十、给入门者的记忆锚点
- 没有常开岛，芯片睡下去就叫不醒——AON 是时间、耳朵和发令枪。
- 可关域四件套：开关、隔离、保持、电平转换，少一件埋一个雷。
- 下电「静存隔断」、上电「通复放跑」，顺序即验证清单。
- 域按使用场景聚类，不按组织架构图切。
- 唤醒时间和涌流是深睡的两项隐性成本，residency 不够别深关。
这一篇在知识体系里的位置
这一篇是前半系列「单元级机制」与后半系列「系统/测量」之间的铰链：
- 上游：电源域和 UPF定义「怎么描述」，时钟门控/电源门控/DVFS提供单元级手段，保持隔离与电平转换补齐边界。
- 本片：把它们组装成「常开岛＋可关域＋PMU＋PMIC」的整机版图和上下电序列。
- 下游：紧邻的 PMIC 入门讲片外供电细节；IR-Drop与《电源网络直觉》讲片内供电「最后一毫米」；待机睡眠分级、MCU 低功耗、CPU 电源管理是这套架构在不同产品上的策略投影；后续低功耗验证直觉专门查这套序列的 bug。
记住一句话：低功耗系统架构的本质，是决定「在每一种使用场景下，让多大一块硅保持清醒」，并保证它能可靠地睡着、按时醒来。
总结
SoC 电源架构＝极小常开岛＋若干可关域＋片内外 PMIC：AON 是只做看时间、听事件、下命令的「管理岛」，用 32.768k、HVT、最小面积设计，其功耗就是待机下限；可关域边界必须配齐开关、隔离、保持、电平转换四件套，并严格遵守下电「静、存、隔、断」、上电「通、复、放、跑」的序列，域要按使用场景聚类而非组织图切分。是否独立成域取决于关断时长能否赚回成本，唤醒延迟和涌流是深睡隐性成本，还要为 DFT 留旁路；这套语言从手机到纽扣节点只是规模缩放，问题完全同构。