硅指标验证：Shmoo、频率/电压/温度表征、correlate 与量产 binning
更新时间：2026-10-01。点亮只证明芯片「活着」，Shmoo 硅表征之前的点亮与调试完成 bring-up 后，真正的问题才开始：这批硅在全部工艺离散、全部温度、全部寿命阶段里，是否都满足对外承诺的频率、电压、功耗指标？这一篇讲 Shmoo 硅表征——用 ATE（Automated Test Equipment，自动测试设备）与 bench 两套环境扫出 pass/fail 轮廓，读出 Fmax/Vmin，与 STA（Static Timing Analysis，静态时序分析）签核预测做 correlate，最终落到 guardband、datasheet 限值与量产 binning。
本文要回答的问题
- ATE 测试和 bench 调试各自擅长什么，为什么表征阶段两套都要？
- Shmoo 的电压×频率二维 pass/fail 轮廓是怎么扫出来的，Fmax/Vmin 从哪里读？
- 轮廓的形状如何反推 setup/hold、SRAM、供电等不同失效机理？
- 跨温度、跨工艺角、跨样本的表征矩阵怎么设计，corner lot 要多少颗才够？
- 实测数据与 STA/RC/derate 预测出现系统性偏差时，guardband 和模型怎么回调？
一、ATE 与 bench：两套环境，三种测试目的
硅后测试不是一台设备包打天下。bench（实验室台架）以灵活为核心：芯片焊在定制载板上，外接稳压电源、信号发生器、逻辑分析仪和温控台，电压可以逐毫伏调、时钟可以逐兆赫扫，出错时能挂示波器探内部点，适合 bring-up 和失效定位。代价是一次只测一颗，换温靠热风罩或温控舱，一批样本测完要几周。ATE 则相反：高维多通道 pin electronics（引脚电子学）同时驱动成百上千个引脚，每个 vector 的时序边沿精度在皮秒级，机械手臂自动换料，一颗芯片几秒钟测完，适合大样本统计与量产，但每小时机台费昂贵，程序（test program）开发周期长。
| 维度 | bench 台架 | ATE 自动测试机 |
|---|---|---|
| 换电压/频率粒度 | 毫伏 / 兆赫级，随时改 | 由 test program 与 level 设定，批量执行 |
| 单颗测试耗时 | 分钟到小时 | 秒级 |
| 样本量 | 几颗到几十颗 | 数百上千颗 |
| 调试可见性 | 可探内部信号、挂仪器 | 只有引脚和 scan/MBIST 结果 |
| 主要用途 | bring-up、失效定位、小规模表征 | 大样本表征、correlation 取数、量产 CP/FT |
这张流程图表达三件事。其一，bench 上跑通的 shmoo 方法要移植成 ATE test program，vector、电平、时序边沿必须一一对应，否则两套数据对不上。其二，表征用的程序随后冻结为量产程序，表征阶段定下的 guardband 直接决定 CP/FT 量产测试的限值。其三，量产 bin 分布还要回流：如果量产中高 bin 比例远低于表征预期，说明 guardband 或模型有问题，要重新开表征。
二、Shmoo：电压×频率二维扫描与 pass/fail 轮廓
Shmoo（名字源自 Al Capp 漫画里的软萌生物 Shmoo，早期工程师觉得轮廓像它）本质是嵌套循环加一次功能测试：外层固定温度，中层以固定步长（典型 10–25 mV）扫核心电压，内层以固定步长（典型 25–100 MHz）扫频率；每个 (V, F) 点加载同一组测试 pattern——可以是功能性的实业务向量，也可以是 at-speed scan（全速扫描）或 MBIST（Memory Built-In Self-Test，内存内建自测），跑完比较 pass/fail，把结果标在二维平面上。
下图是一颗典型数字芯片在 85°C 下的 shmoo 结果，六列电压从 0.70 V 到 0.95 V，四行频率从 2.0 GHz 到 1.1 GHz，P 为通过、F 为失败。
图中 P 与 F 的交界就是 pass/fail 轮廓（shmoo boundary）。沿轮廓可以直接读出两个关键数：在额定电压（比如 0.80 V）处，轮廓对应的最高频率约 1.4 GHz，这就是该样本的 Fmax；在额定频率（比如 1.4 GHz）处，轮廓对应的最低电压约 0.75 V，这就是 Vmin。轮廓左下侧是「低压+高频」的失败区，右上侧全部通过。工程上从不只测额定点：轮廓离额定工作点有多远，这个距离就是 margin（裕量）。
扫描设计有三个参数要先定。步长决定精度与机时：25 mV × 50 MHz 的网格单点数百个，ATE 上一颗要跑几十分钟，表征可接受、量产不可接受，量产程序只在轮廓附近加密测点。pattern 选择决定测的是什么：功能向量覆盖真实路径但依赖激励质量，at-speed scan 覆盖 ATPG 故障模型，MBIST 专测内存，三者轮廓往往不重合，正式表征一般各扫一张。温度作为外层参数，在不同温度下重复整张图。
三、从轮廓形状反推失效：setup/hold、SRAM 与 Vmin
轮廓的价值不止读数，形状本身在说话。下图对应的几种典型轮廓形状，在失效定位评审中是第一手判据。
| 轮廓特征 | 机理判读 | 常见根因 |
|---|---|---|
| 高频区整齐斜线，升压即扩区 | setup 违例主导，数据路径赶不上周期 | 正常时序边界；某条路径意外变长则边界内凹 |
| 低压区整片失败、轮廓近乎垂直 | Vmin 由 SRAM/保持类时序决定 | bit cell 写裕量、sense amp 失调、hold 违例 |
| 轮廓出现孤立凹点（某窄电压窗失败） | 局部路径或时钟异常 | 某级逻辑延迟对 V 敏感、clock glitch |
| 升压反而失败、轮廓回卷 | hold 或竞态特征 | 路径过快导致 hold 不足、内部时序竞态 |
| 高温轮廓整体左移且形状改变 | 温度反转或漏电主导 | 先进节点温度反转（低温反而是最差角） |
setup 与 hold 在 shmoo 上的行为方向相反，这是判读的核心。setup（建立时间）要求数据在采样沿之前稳定，电压越低门延迟越大、周期越紧越容易违例，所以 setup 失效集中在低压高频区，加电压、降频率都能救。hold（保持时间）要求数据在采样沿之后再保持一小段时间，它与周期无关，低压下变慢反而可能满足；真正麻烦的是某些 hold 薄弱点在高电压、快沿条件下暴露，表现为「升压救不了、甚至更坏」，这时候靠调频率完全无效，只能靠 ECO 加延迟或承认特定电压窗不可用。
Fmax 通常由 setup 关键路径决定，Vmin 在大芯片上则往往不由逻辑决定，而由 SRAM 位单元、IO 接口、模拟模块率先失守——一颗 SoC 的 Vmin 是所有模块 Vmin 的最大值，内存占片上面积最大、良率尾巴最长，所以 Vmin 表征几乎总要单独扫 MBIST shmoo 并配合 MBIST/LBIST 自测试 的 repair 结果分析。
四、跨温度、跨角、跨样本：表征矩阵与统计分布
单颗芯片的 shmoo 只回答了「这一颗」，硅表征要回答「全部芯片」。离散来自两个轴：工作条件和工艺样本。工作条件轴是温度（车规常见 −40/25/85/125/150°C）与电压，样本轴是晶圆、批次、工艺角。为此表征要专门投 corner lot（角批晶圆）：在 Fab 端通过调整光刻、注入、沉积参数，人为做出偏快（FF, Fast-Fast）、偏慢（SS, Slow-Slow）、偏压控等极端批次，而不是只抽典型批次——典型批次全绿毫无信息量，最差角的 Vmin/Fmax 才决定 datasheet。
温度对轮廓的移动方向要特别小心：经典规律是高温变慢（载流子迁移率下降），但先进节点存在温度反转——低压工作时阈值电压和互联延迟的温度系数反转，低温反而成为 Fmax 最差角。所以不能凭老经验省略低温点，判据见 PVT 工艺角与离散。
样本统计的最小矩阵按产品等级定：消费级通常 3 个 lot、每 lot 若干晶圆、合计数十颗，覆盖三温；车规按 AEC-Q100 可靠性要求至少 3 个 fab 批次、每批取自不同 wafer，表征样本量常达数百颗，并强制包含 corner lot。统计不取平均值而取尾部：Fmax 看分布的低分位，Vmin 看高分位，再按百万级出货对应的失效率推算 σ 倍数——抽 100 颗全过，只证明失效率大概在百分之几以下，和 ppm（百万分之一）级目标之间差着好几个数量级，这只能靠分布外推加老化筛选共同保证。
| 表征维度 | 典型取值 | 决定什么 |
|---|---|---|
| 温度点 | −40 / 25 / 85 / 125°C（车规到 150） | 温度包络、是否存在温度反转 |
| 工艺样本 | 3 lot × 多 wafer，含 SS/FF corner lot | Fmax/Vmin 分布尾部 |
| 电压 | 步长 10–25 mV，轮廓附近加密 | Vmin 精度 |
| 频率 | 步长 25–100 MHz | Fmax 精度 |
| pattern | 功能向量 / at-speed scan / MBIST | 区分逻辑与内存边界 |
五、guardband 与 STA correlate：把硅数据还回签核模型
硅上实测边界不能直接写进 datasheet。从实测 Fmax 到承诺频率之间要留 guardband（保护带），覆盖测试本身没覆盖到的退化。
每层 guardband 都该有出处而不是拍脑袋：统计尾部按样本分布与目标 ppm 折算；老化退化按器件模型（NBTI/HCI）推算十年漂移；IR drop 与 di/dt 瞬态在 功耗签核 IR drop/EM 中有独立仿真，shmoo 时还要用「最差功耗 pattern」复核。guardband 太厚白卖性能，太薄现场退货，争议通常就发生在这一层。
correlate（相关性对比）是表征对设计流程的反哺。每个 (V, T, corner) 点都把实测 Fmax 与 STA 预测摆在一起：STA 在 MMMC（Multi-Mode Multi-Corner，多模式多角）环境下给出的最差路径频率是多少，硅上是多少，差值是恒定偏移还是随电压温度变化。方法与签核角定义见 MMMC 高级 STA。对比结果有三种典型去向：
- 实测系统性比预测慢固定比例（如慢 8%）：RC 提取或库模型偏乐观，回调全局 derate，见 OCV/AOCV/POCV。
- 只在低温低压偏差大：漏电流或线延迟模型温度系数不准，更新库角参数。
- 预测的路径与实测失败路径对不上：SDC 约束（false path/multicycle）有误，回查约束而不是加裕量。
相关性报告要逐路径、逐角列差值，硅数据最终让下一代项目的 derate 从「保守通用值」收敛到「被硅验证过的值」——这是表征花钱之外最大的回报。
时序之外，同一张 (V, F, T) 网格上还要实测三类性能数。功耗用分轨精密电源表测：核心轨、内存轨、IO 轨分别记录动态电流与静态漏电，实测功耗回灌功耗签核模型，漏电在高温和 FF 角上可能吃掉整个低功耗预算。带宽和延迟走真实流量：在额定点与轮廓附近各跑一组吞吐基准，记录均值与尾延迟——很多芯片在功能 shmoo 全绿的点上已经出现带宽塌陷或排队延迟翻倍，原因是内存训练裕量或链路均衡在低压下劣化，功能测试根本不看这些。所以 datasheet 的性能承诺通常由两张轮廓共同担保：功能 pass/fail 轮廓保「不崩」，性能退化轮廓保「不慢」。
测量本身也有坑。板级稳压到 die 内引脚之间隔着封装与 PCB 阻抗，高电流瞬态时 die 上实际电压比电源表读数低几十毫伏，bench 要用远端采样（remote sense）或片上电压监视器读数，否则 Vmin 系统性偏乐观。ATE 上则要确认 level 校准在电流负载下仍然成立，量产机台的触发电平漂移会直接表现为假失效。
表征数据最后一站是 binning（分档）。一颗 die 的 Fmax/Vmin 落在连续分布上，市场需要的是离散 SKU，于是沿两个轴切 bin：按 Fmax 切高频/标频档，按 Vmin 切低压（低功耗）/标准档，每个 bin 的写入限值要同时满足 datasheet 承诺和 bin 内 guardband——标称「1.8 GHz 档」的 die，其实测 Fmax 必须高于 1.8 GHz 加全部裕量，不是刚好 1.8 GHz。切完要统计 bin yield 矩阵，下表是一组典型分档口径。
| bin | Fmax 门槛（含 guardband） | Vmin 门槛 | 定位 |
|---|---|---|---|
| 高频档 | ≥ 1.8 GHz | ≤ 0.85 V | 高溢价 SKU |
| 标频档 | ≥ 1.5 GHz | ≤ 0.85 V | 主销档 |
| 低功耗档 | ≥ 1.2 GHz | ≤ 0.75 V | 便携场景 |
| 失效 | 任一项不满足 | — | 报废或降规处置 |
bin 边界本质是商业决策：边界贴得越紧高档 bin 越多、毛利越高，但量产离散和老化退货的风险也越大；正式定档前要用多个 lot 的实测分布做蒙特卡洛式模拟，确认最差 lot 在老化后仍不跨档。另外 eFUSE 烧写 bin 码、ATE 读码执行对应限值表这条链路也要在表征阶段走通，否则量产时会出现「高分档 die 跑低分档测试」的良率漏洞。
六、失效定位：从异常 shmoo 点到具体电路
当某个 (V, F, T) 点意外失败，定位按「轮廓分类 → 条件敏感性 → 路径收窄」三步推进。
解读这张定位流：轮廓分类先决定沿哪个轴做文章——setup 嫌疑就逐兆赫降频确认斜率，hold 嫌疑就做升压实验，内存嫌疑直接看 MBIST 失败地址是否固定（固定地址多为 bit cell 缺陷，跑地址多为时序）。DFx 信息随后把范围从「芯片」缩到「某条 scan 链、某个 memory bank」，再把失败 vector 的触发周期与 STA 路径报告交叉，经常能直接指出某条路径在某个角的 slack 算正、实测却失败——这时该怀疑的是 OCV 模型或串扰，而不是硅坏了。bench 上还可以用 DFT 扫描压缩 的调试访问口配合温控复现，把 ATE 上秒级现象放到台架上慢慢探。定位结论分两类：设计问题走 ECO（metal spin），模型/裕量问题则更新 guardband 和 test program，不要混为一谈。
七、常见坑
- 只测典型 lot：典型批次全绿没有信息量，datasheet 实际由 SS corner lot 的尾部决定。
- 用单点 pass 当 margin：只验额定 (V, F) 点，不知道轮廓离它多远，老化后直接穿边界。
- 忽略温度反转：沿老经验只盯高温，先进节点低温 Fmax 反而最差。
- 相关性只看总量：平均偏差为零可能是正负抵消，必须逐角、逐路径看差值方向。
- guardband 无出处：每层裕量要能对应统计、老化或 IR drop 的具体模型，拍脑袋的裕量事后无法辩护。
- bin 边界定得过激：为拉高 bin 比例把限值贴实测边缘，量产离散和现场退货立刻反噬。
这一篇在知识体系里的位置
- 向上承接：硅后 bring-up 与调试把芯片点亮，本篇回答点亮之后的指标确认。
- 方法支撑：MMMC 高级 STA、OCV/AOCV/POCV 提供 correlate 的签核侧基准，PVT 工艺角与离散给出离散模型。
- 向下交付：CP/FT 量产测试承接冻结的 test program 与 bin 限值，AEC-Q100 可靠性规定车规样本量与 corner lot 要求。
总结
Shmoo 硅表征以电压×频率二维 pass/fail 轮廓为核心证据：从轮廓读出 Fmax/Vmin 与 margin，从形状反推 setup、hold、SRAM 等失效机理，跨温度、corner lot 与数百颗样本取统计尾部，再用统计、老化、IR drop 三层 guardband 把实测边界收敛为 datasheet 承诺值，并把实测与 STA/derate 的逐角偏差回流校准模型，最终冻结为量产 binning 与 CP/FT 的测试限值。