极客工场

Appearance

共 2,938 字预计阅读约 10 分钟

时钟与复位：为什么数字电路都靠时钟沿跳变、复位到底在做什么 ​

更新时间：2026-09-05。本文是「集成电路大类 · 芯片设计」**入门层（beginner）**第七篇新正文。从代码到门电路 里我们看到计数器的值是在「时钟上升沿」更新的。这一篇专门讲两个贯穿全芯片的特殊信号：时钟（clock） 和 复位（reset）。它们几乎接到每个触发器上，决定了芯片「按什么节拍动、从什么状态起步」。时序为什么会不满足见 时序为什么不满足。

本文要回答的问题 ​

  • 为什么触发器非要等「时钟沿」才更新，不能输入一变就变吗？
  • 全芯片几十亿个触发器，怎么做到「整齐划一拍」？
  • 复位是干什么的？异步复位和同步复位差在哪？
  • 为什么说「复位释放」比「复位按下」更讲究？

一、时钟：全芯片的节拍器 ​

数字系统里有成千上万的状态（寄存器、触发器）。如果每个触发器输入一变就立刻变，信号会像多米诺骨牌一样在组合逻辑里连锁传播，你根本无法判断「现在电路处于哪个稳定状态」。

解决办法是引入一个全局节拍——时钟（clk）：一个周期性 0→1→0 跳变的方波。规定所有触发器只在时钟的某个边沿（通常是上升沿 posedge）那一瞬间采样输入、更新状态，其余时间输入端再怎么变，输出都保持不动。

chip-design/beginner/18-clock-reset-intro.md D2 示意图

这就像全班同学听同一个口令「一二三、定格」：每个时钟沿，所有触发器同时把组合逻辑算好的结果「拍照存档」，成为新的状态；两个沿之间，组合逻辑有整整一个时钟周期的时间去算下一状态。时钟周期（频率的倒数）就是给这些门电路「算题」留的时间——留得越短（频率越高），越容易算不完，这就是时序问题的根源（见 时序为什么不满足、静态时序分析入门）。

二、为什么要「同步」：一个节拍，天下太平 ​

按时钟沿统一更新的设计叫同步设计（synchronous design），它是数字 IC 的绝对主流。好处是：

  • 行为可预测：状态只在沿上变，两个沿之间电路是稳定的，分析和验证都有章可循。
  • 天然隔离组合延迟：只要组合逻辑在一个周期内算完（满足建立时间），电路就正确，工具能用静态时序分析逐条路径检查。
  • 便于工具自动化：综合、时序分析、时钟树综合都围绕「时钟沿」这个统一参考展开（见 物理实现、时钟树与复位网络概念）。

代价是时钟要像广播一样同时、低偏差地送到每个触发器，这靠后端的**时钟树综合（CTS）**实现——把时钟做成一棵平衡的树，让各处到达时间差（clock skew）尽量小。

三、复位：让芯片从一个「已知状态」起步 ​

上电的瞬间，所有触发器里的内容是随机的（0 或 1 不定）。如果不处理，状态机可能从非法状态起跑、总线主控权不明、整颗芯片行为不可预测。复位（reset） 的作用就是把所有（或关键）触发器强行拉回一个确定的初值（通常是 0 或设计指定值），让系统从已知状态干净启动。

复位信号通常低电平有效，写作 rst_n（n = negative，低有效）或 reset_n。它和时钟一样要全局分发到所有需要复位的触发器，形成复位网络。

四、同步复位 vs 异步复位 ​

复位怎么作用到触发器，分两大流派：

维度异步复位（asynchronous）同步复位（synchronous）
敏感列表always @(posedge clk or negedge rst_n)always @(posedge clk)
何时生效复位一来立刻生效，不等时钟沿复位信号要等下一个时钟沿才生效
硬件用触发器自带的异步置位/清零端，省组合逻辑复位接进 D 端的 MUX，略增逻辑
优点响应快、哪怕没时钟也能复位、省逻辑时序干净、对复位信号上的毛刺不敏感、利于时序分析
风险复位释放若不在时钟沿附近对齐，易致亚稳态需要有时钟才能复位（某些低功耗/无时钟场景不便）

对应到代码，从代码到门电路 那个计数器用的就是异步复位写法：

verilog
// 异步复位：rst_n 进敏感列表，一来就清零
always @(posedge clk or negedge rst_n) begin
  if (!rst_n)  cnt <= 8'd0;
  else if (en) cnt <= cnt + 8'd1;
end

// 同步复位：只看时钟沿，复位在沿上被采样
always @(posedge clk) begin
  if (!rst_n)  cnt <= 8'd0;
  else if (en) cnt <= cnt + 8'd1;
end

五、关键讲究：「复位释放」要干净 ​

很多人以为复位就是「按下清零」，其实更微妙的是**撤除复位（reset deassertion / 释放）**的那一刻。

  • 复位按下时，所有触发器被强制清零，早一拍晚一拍无所谓；
  • 但撤除复位时，如果复位信号在某些触发器那里刚好在时钟沿附近变化，这些触发器可能进入「既非 0 也非 1」的亚稳态（metastability），或者有的触发器这一沿已脱离复位、有的下一沿才脱离，导致大家「起跑线不一致」。

工程上的标准做法是用复位同步器：让异步复位「异步按下、同步释放」——复位撤除时经过两级触发器同步到时钟域，保证所有触发器在同一个时钟沿之后整齐起步。复位网络还要像时钟树一样考虑到达偏差（reset skew）。这些在进阶/专家层展开（见 时钟树与复位网络概念、跨时钟域的 工程实践 CDC/复位）。

六、两个高频误区：门控时钟，与复位同步器长什么样 ​

误区一：想让某块逻辑「慢一点动」，就用计数器输出或逻辑门去造一个新时钟。 这在初学者代码里极常见，却是同步设计的大忌。正确做法有两种，分清层次：

  • 时钟使能（clock enable, CE）：时钟仍连续接到所有触发器，额外用一个使能信号控制「这一拍要不要更新」。下面两种写法等价，综合后都是「D 端 MUX 选保持旧值还是新值」，时钟网络始终只有一个、干净连续：
verilog
// 写法 A：使能无效时自我保持
always @(posedge clk) if (ce) q <= d;
// 写法 B：显式 MUX，同样综合出时钟使能
always @(posedge clk) q <= ce ? d : q;

要慢节拍，就让 ce 每 N 个时钟周期有效一次（用计数器分频产生使能脉冲，计数器/T 触发器的具体做法见 JK/T 触发器与计数器），而不是把这个脉冲反相后接到别的触发器的 clk 端。后者会制造出第二个时钟域，带来时钟偏斜、毛刺误触发和 CDC 问题。

  • 门控时钟（clock gating）：真正去切断时钟翻转以省电时，也绝不能用普通与门直接砍时钟——使能信号若在时钟为高期间变化，会在门控输出上割出毛刺，触发器会把毛刺误当时钟沿。正确做法是用标准单元库里的集成时钟门控单元（ICG cell）：它内含一个低电平透明锁存器，在时钟低相位「锁住」使能，使门控输出只在安全相位变化，且输出由专用时钟缓冲器驱动时钟树。RTL 里通常不显式写与门，而是写时钟使能、由综合器在满足条件时自动插入 ICG（见 低功耗入门）。记住一句话：功能上降速用时钟使能（CE），物理上省电才用门控时钟（ICG），两者都不是「手搓一个 clk」。

误区二：复位信号随便拉一根线全局接。 异步复位要「异步按下、同步释放」，标准电路是一个复位同步器——把异步、低有效的外部复位先接到若干触发器（它们自己的异步清零端直接被该复位控制），再用时钟把「已释放」逐级推出：

verilog
// 复位同步器：assert 立即生效，deassert 与 clk 对齐
reg r1, r2;
always @(posedge clk or negedge ext_rst_n)
  if (!ext_rst_n) {r2,r1} <= 2'b00;   // 按下：立刻全清，不等时钟
  else             {r2,r1} <= {r1,1'b1}; // 释放：1 经两拍同步推出
wire rst_n_sync = r2;                 // 送给本域所有触发器的复位

按下时 ext_rst_n 直接进异步清零端，所以无需时钟也能立即复位；释放时那个「1」要经过两级触发器才到达全片，所有触发器因此在同一个时钟沿之后整齐脱离复位，不会有人早一拍起跑。多时钟域系统里每个时钟域各放一个复位同步器（共享同一个异步按下信号），且复位释放顺序还要保证上游/跨域接口先就绪——这属于复位域交叉（RDC），在 复位设计进阶 展开。选异步还是同步复位的经验法则：FPGA 内部触发器原生带异步置/清零端、工具和仿真对异步复位支持好，业界 FPGA 多用异步复位（配同步释放）；ASIC 则要看库和方法论，很多团队用同步复位或异步复位同步释放，关键是全项目统一风格。

七、这一篇在知识体系里的位置 ​

总结 ​

一句话总结：时钟是全芯片的节拍器，所有触发器只在时钟上升沿那一瞬间采样输入、更新状态，从而把千百万个状态变化对齐到统一节拍、让组合逻辑在每个周期内有固定时间「算题」，这正是同步设计可预测、可做时序分析的根基（时钟周期太短就算不完，于是有了时序收敛问题）；复位则在上电/异常时把所有触发器拉回已知初值，分异步复位（立刻生效、用触发器自带清零端）和同步复位（等时钟沿、时序更干净）两派，而真正的讲究在「复位释放」——必须经复位同步器做到异步按下、同步释放，避免亚稳态和起跑线不一致。