极客工场

Appearance

共 2,275 字预计阅读约 8 分钟

硬件仿真器 Emulator：用「专门造的硬件」跑你的整个芯片（A6） ​

本篇是对 35 篇规划的补充——规划一直把 emulator 当仿真与原型之间的「边界」提及，却没有工具专档。软件仿真器内核见 A1、回归见 A2；FPGA 原型方法见 G3；三者怎么选见 仿真/模拟/原型选择，硅后点亮见 post-silicon。工具：Cadence Palladium（Z1/Z2）、Synopsys ZeBu（EP2/EP1）、Siemens Veloce。

一、它解决什么：仿真太慢、原型太黑 ​

手段速度容量调试可见性成本模式
软件仿真 A1Hz~kHz灵活、便宜全信号、随意看波形买 license
emulatorMHz 级（快 1 万~10 万倍）十亿门级整机全信号可见、可回溯按小时租赁为主，极贵
FPGA 原型 G2数十 MHz（近实速）受板上 FPGA 限弱（要预埋探针、重综合）买板，长期复用

软件仿真到了「跑操作系统启动、真实固件、亿周期业务流」就慢到不现实；FPGA 原型虽快但内部是黑盒、改一次要重综合几小时、出了问题看不清。emulator 占据中间：接近硬件速度，却保留仿真器级的全信号可见性和可调试性，是大 SoC 系统级验证、早期软硬件协同与功耗分析的主力。

二、两类实现：定制处理器阵列 vs FPGA ​

  • Palladium 路线（定制仿真处理器阵列）：内部不是真芯片门，而是大量定制位处理器按时分复用模拟逻辑运算。优点是编译快、全信号天然可见、调试能力最强、设计改动周转快；缺点是单位速度/功耗成本高，最高频率略低于 FPGA 路线；
  • ZeBu / Veloce 路线（大规模 FPGA / 定制可重构阵列）：把设计真正综合到海量 FPGA/逻辑单元上跑，速度更高、能效更好，但本质是 FPGA，编译（综合+布局布线）更慢，调试可见性靠额外的追踪硬件与「动态探头」技术弥补（现代产品已做到接近全信号）；
  • 两者都装在机房级机柜里，整机功耗/散热可观，因此普遍云端/按时租赁（厂商托管或私有机柜），个人接触不到，这也是它常被当作「验证服务」而非软件的原因。
Emulator 的两种接入模式（第 2 张）

三、编译：为什么不是「重新综合一遍」那么简单 ​

把数十亿门塞进 emulator 要经过专门的编译流：

  1. 建模与映射：行为级 RTL → emulator 原语（处理器阵列指令 或 FPGA 比特流），时钟/时钟门控、存储、X/Z、锁存器等特殊结构要按目标硬件规则建模（与 G2 的 FPGA 改造 类似但由平台自动处理得更完整）；
  2. 存储外置/建模：海量存储常映射到 emulator 内置存储阵列或主机内存模型，速度换容量；
  3. 分区（partition）：切到众多处理器/FPGA，跨芯片连线极多，平台用高速互连时分复用，平衡容量；
  4. 多用户/虚拟器件：一台机柜可切成多个「虚拟 emulator」并行分给不同团队。

编译一次从几十分钟到数小时，比 FPGA 板级综合快、比软件编译慢得多；周转时间（改一行 RTL 到能再跑）是关键体验指标，定制处理器路线在此占优。

四、两种使用模式：ICE 与 VSP ​

  • ICE（In-Circuit Emulation，在线仿真）：emulator 通过速度适配卡（rate adapter）/物理接口卡接到真实世界——真的 PHY、测试仪、主机，DUT 像真芯片一样在线收发。适合验证真实接口（PCIe/以太网/UFS）、连真实外设；
  • VSP（Virtual Storage/Peripheral，虚拟原型/事务级接入）：不接物理线，主机上的事务级模型（虚拟外设、虚拟 CPU、存储模型）经高速 transactor 与 emulator 内的 RTL 通信。灵活、可并行多实例、易调试、接软件调试器，是跑固件/驱动和软件的主流；
  • 实践常两者结合：核心 SoC 在 emulator 里，软件在 VSP/虚拟 CPU 上，必要的物理接口走 ICE。

五、调试：emulator 的核心价值 ​

相比 FPGA 原型的黑盒，emulator 主打仿真器级体验：

  • 全信号可见 / 全量 trace：可记录极长窗口内任意信号（存到主机/大容量追踪存储），事后像看 VCD 一样回溯（A3 Verdi 可直接读 emulator 波形数据库）；
  • 动态探头：FPGA 路线无需为加探针整体重综合，可动态增删观测点；
  • 断言/覆盖率可综合：SVA 断言、功能覆盖率采样逻辑可综合进 emulator，在 MHz 速度下跑海量场景收集覆盖（衔接 A2 覆盖率）；
  • 软硬件联合调试：RTL 波形与 CPU 软件断点、打印（virtual UART）时间对齐，定位「软件写某寄存器后硬件死锁」这类跨软硬问题；
  • 可重现的确定性：相比真机/板级，emulator 能保存恢复状态、确定性重放，偶发 bug 可稳定复现——这是硅后最难的事（post-silicon）。

六、除了功能：早期软件与功耗分析 ​

  • 早期软件开发（shift-left）：RTL 尚未流片，固件、bootloader、驱动、甚至 OS 就能在 emulator（或 emulator+虚拟原型）上跑，把软件/硬件接口 bug 在流片前抓出，显著缩短流片后的点亮时间；性能/吞吐基准也能在近似实速下评估（性能验证）；
  • 功耗分析：emulator 能在亿周期真实业务流上产出活动率（SAIF/FSDB），喂给 功耗签核 E4——仿真太慢跑不出代表性长场景，emulator 的活动数据更接近真实软件负载，是先进 SoC 功耗签核活动率的重要来源。

七、怎么分工（选型心智） ​

  1. 软件仿真：日常功能正确性、定向/随机回归、全波形细调——主战场，最便宜灵活；
  2. emulator：整机/系统级长场景、OS 与固件、跨软硬件 bug、海量周期的断言覆盖与活动率——贵但不可替代，常按项目关键期租用；
  3. FPGA 原型：后期近实速、给软件团队/客户大量铺机、接真实高速接口与演示——买断、可复制、可见性弱；
  4. 三者复用同一套验证资产（UVM testbench 经 transactor、事务模型、断言），不应各搞一套（G5 CI 也把 emulator 作业纳入夜间/周回归的资源调度）。

相关与延伸 ​

总结 ​

emulator 填补了软件仿真太慢、FPGA 原型太黑之间的空当：Palladium 用定制位处理器阵列时分复用模拟逻辑，换来了编译快、周转短、全信号天然可见的最强调试体验，ZeBu/Veloce 把设计真正综合进海量 FPGA 换更高速度与能效，两者都是机房级、按小时租赁的昂贵机柜；编译要做原语映射、外置存储建模和多芯片分区，使用上分接真实接口的 ICE 在线仿真与主机事务模型直连、便于跑固件和多实例的 VSP 虚拟器；它的核心价值是在 MHz 级、亿周期整机场景下仍保留仿真器般的全量 trace、动态探头、可综合断言覆盖率、软硬件断点对齐和确定性状态重放，让 OS 启动、驱动和跨软硬件死锁这类长场景 bug 在流片前现形，并产出真实软件负载的活动率喂给功耗签核；分工上软件仿真守日常功能与随机回归、emulator 啃系统级长场景和早期软件、FPGA 原型负责后期近实速铺机与客户演示，三者通过同一套 UVM/事务/断言资产复用，而不是各建一套验证真相。