CP 与 FT 测试：晶圆探针与封装终测怎样分工
芯片从晶圆走到可交付产品，通常要经历晶圆测试与封装后的终测。CP 与 FT 测试分别对应 Chip Probing（晶圆探针测试）和 Final Test（最终测试）：前者在划片前用探针接触 die 的焊盘，后者在封装完成后通过器件引脚或焊球测试。两者共享一部分电性判据，却面对不同的物理对象、连接条件和失效风险。把 FT 理解成“把 CP 再跑一遍”，会看不清测试成本花在哪里，也会误解为什么 CP 通过的 die 仍可能在封装后失败。良率数字的统计背景可对照良率模型。
本文要回答的问题
- CP 与 FT 各自测试什么对象，为什么不是简单重复？
- 测试机、探针台、探针卡、分选机、负载板和测试程序怎样协同？
- CP 良率、FT 良率与 bin 应按什么口径解释，重测为什么不能随意改变结论？
- 已知良品 die 是保证到什么程度，CP 通过为何不等于封装后必然通过？
- 三温测试、ATE 测试、系统级测试和可靠性试验之间有什么边界？
一、先看测试对象：裸 die 与封装器件不是同一个被测体
CP 发生在晶圆仍保持完整时。探针台把晶圆移动到指定坐标，让探针卡上的微细探针与 die 焊盘形成电接触；自动测试设备 ATE（Automatic Test Equipment，自动测试设备）施加激励、测量响应，测试程序根据产品规范判定结果。没有通过规定 CP 判据的 die 通常会被 inkless map 等晶圆图数据标记，后续不进入正常封装流程。
FT 的对象已经多了封装结构。芯片可能经历划片、贴片、键合或倒装互连、塑封等步骤，外部连接从探针—焊盘变成分选机—测试座—封装端子。测试不仅再看裸 die 的电路，也有机会暴露键合开路、焊球桥连、封装应力引起的参数漂移等问题。不过，FT 能否发现某项缺陷仍取决于对应测试是否存在、限值怎样定义，而不是“到了终测就自然全能”。
这张对比卡的主线不是“先做一次、后做一次”，而是观察窗口向前延伸：CP 在封装投入前提供裸 die 筛选，FT 在真实封装形态下复验并补看新的失效来源。某些项目在 CP 受连接能力限制而简化，某些封装相关项目则只有 FT 才能实施；同时，双方都需要足够的项目保证产品规范，不应机械地把所有测试只留到最后。
| 维度 | CP 的典型关注点 | FT 的典型关注点 |
|---|---|---|
| 物理连接 | 探针对准、接触电阻、焊盘损伤 | 测试座接触、负载板信号完整性、封装端子 |
| 主要收益 | 在封装前排除已识别的不良 die | 验证封装后器件是否满足成品判据 |
| 新增观察面 | 裸 die 电性、晶圆位置相关失效 | 互连与封装影响、成品条件下的参数 |
| 结果去向 | die map、晶圆 bin、后续装配挑选 | 成品 bin、包装与放行判定 |
二、硬件只是执行平台，测试程序才定义判定过程
一套量产测试单元可以分成“产生与测量信号”“建立机械和电气连接”“搬运与定位”“执行流程并记录结果”几类职责。ATE 是测量核心，但仅有 ATE 并不能完成 CP 或 FT；探针台、分选机等自动化设备负责把正确的器件送到正确位置，接口硬件负责把仪器通道可靠地接到被测器件。
读这张图要把控制流与接触路径分开：紫色测试程序决定“测什么、怎样判”，蓝色 ATE 和自动化设备提供测量与运动能力，橙色接口硬件完成电气适配，绿色 DUT 才是判定对象。灰色结果记录必须能追溯到器件、条件和程序版本，否则一个孤立的 pass/fail 很难用于失效分析。
负载板把测试机资源分配到具体器件连接，并可能包含继电器、缓冲、电源去耦或无源网络。CP 侧通常与探针卡配合，FT 侧通常与测试座配合。负载板不是一块通用转接板：引脚映射、供电能力、高速走线、测量回路和校准方式都随产品而定。探针卡也不等于负载板，前者承担微细机械接触，后者主要承担测试机到接口之间的电路连接。
测试程序则把规范变成可执行序列，包括上电条件、管脚配置、数字向量、模拟测量、等待时间、限值、异常处理和 bin 映射。相同硬件可以运行不同程序，但不同版本程序的结果未必可直接合并。遇到异常失效时，也要区分 DUT 缺陷、接触不稳定、接口板问题和程序设置问题。
| 组成 | 核心职责 | 不应混淆为 |
|---|---|---|
| ATE | 施加激励、采集响应、执行测量 | 单独完成全部自动化测试 |
| 探针台 | 晶圆定位、步进、探针接触与温控配合 | 只负责搬运晶圆 |
| 分选机 | 封装器件上料、定位、测试配合与分类 | 最终电气判定的唯一来源 |
| 探针卡或测试座 | 建立可重复的器件接触 | 测试规范本身 |
| 负载板 | 信号、电源与测量资源适配 | 任意产品通用的线缆 |
| 测试程序 | 条件、项目、限值、顺序和 bin 规则 | 与版本无关的固定流程 |
三、项目可以重叠，测试条件与目的却未必相同
CP 与 FT 都可能包含开短路、静态电流、数字功能、存储器内建自测、扫描测试和关键模拟参数等项目。重叠是有意的：封装前的通过结果需要在封装后复验，某些基础项目还能帮助定位失效从哪一步开始出现。但项目名相同不代表测试条件相同，供电、温度、频率、向量、限值和采样方式都可能不同。
时序图里最关键的是“按本阶段限值和规则判定”。ATE 的响应只是原始观察，必须和阶段、温度、程序版本及规范绑定才成为结论。CP 的 die map 还需要晶圆与坐标信息，FT 则需要成品追踪信息；两者不能仅靠一个 pass 字符串等价替换。
为什么某些项目更适合 FT？高速或高功耗测试可能更依赖成品封装、电源完整性和散热条件；封装端子之间的开短路也只有在封装后才能直接观察。反过来，CP 常希望尽早筛掉明显不良 die，并可能利用裸 die 可接触的专门测试焊盘。具体分工由产品可测性设计、接口能力、质量要求和成本共同决定，不存在适用于所有芯片的固定项目清单。
三温测试通常指按产品规范选取低温、常温和高温条件，而不是天然固定为某三个温度。某些项目在 CP 与 FT 都做全温，某些只在特定阶段执行，还有的产品采用不同温度插入策略。讨论“三温覆盖”时，应给出温度设定、稳定条件、测试项目和样本范围，不能把“跑过高低温”扩写成所有项目都在所有温度验证过。
四、良率与 bin 都是带口径的结果，不是器件的永久标签
良率首先要说明分母、阶段和判据。CP 良率通常是在纳入统计的 die 中，通过该 CP 规范者所占比例；FT 良率则是在进入 FT 的封装器件中，通过该 FT 规范者所占比例。两者之间还可能有装配损失和筛选变化，因此不能把 CP 良率与最终交付良率画等号，也不宜在分母不同的情况下直接比较差值并归因。
| 口径问题 | 必须写清的内容 | 混淆后的风险 |
|---|---|---|
| 统计对象 | 晶圆 die、封装投入数还是成品数 | 把不同阶段损失混成一个比例 |
| 判据版本 | 程序、限值、温度和测试项目版本 | 不同规范的结果被当成同一总体 |
| 重测处理 | 首测结果、最终处置与重测原因 | 重测通过掩盖接触或间歇性问题 |
| 样本范围 | 产品、批次、晶圆、设备与时间范围 | 用局部结果推断所有生产条件 |
| bin 映射 | bin 编号对应的失效项与处置规则 | 同一数字在不同规范下被错误解释 |
bin 是测试结果的分类编码，可以区分通过类别与不同失败类别，也可能用于速度、功耗或其他规格分档。bin 的数字本身没有跨产品通用含义：某个编号在一套程序里表示通过，在另一套程序里可能表示特定失效。任何 bin 分析都应绑定产品、测试阶段、程序版本和 bin 定义表，并保留原始测试项，而不是只保存最终编号。
重测不会自动把失败变成良品。若怀疑探针或测试座接触不良，可按流程清洁、检查和重测；若参数真实越界，反复测量直到通过只会破坏判据。工程上应分别跟踪首测通过率、重测恢复和接触异常，再依产品规范处置。重测次数与放行阈值必须由具体质量规范给出。
五、CP 通过为何不保证 FT 通过，KGD 又承诺了什么
第一类原因是封装引入了新的物理变化。划片、贴装、互连和塑封可能带来机械损伤、开路短路、应力或热条件改变。CP 测的是变化发生前的裸 die，自然无法预先给出所有封装后结果。
第二类原因是测试观察并不完备。CP 未执行或未覆盖的故障可能在后续暴露；即使执行了同名项目，测试条件变化也可能让边界参数落入失败区。测试通过应理解为“在指定项目和条件下被判为合格”，而不是证明器件不存在任何缺陷。制造缺陷与良率统计的关系可回看良率模型，但不能用一个面积公式代替具体测试分析。
第三类原因是测量链自身存在波动。接触、电源、温度稳定、接口和程序差异都可能改变结果。CP 失败不一定全部是 die 内部缺陷，FT 失败也不一定全部由封装造成；需要结合失效项、重测证据、晶圆坐标、封装批次和接口检查做分诊。
KGD（Known Good Die，已知良品 die）应放在这个语境下理解：它表示 die 已按约定的裸 die 测试与质量流程被判定为良品，适合进入约定的封装或多芯片集成流程。它不是“在所有温度、频率和寿命条件下绝无潜在缺陷”的绝对保证，也不自动包含封装后性能。对于多芯片模块，使用 KGD 可以减少把已知不良 die 装入高价值封装的风险，但仍需管理未测故障、装配损伤和系统互连风险。
| FT 失败线索 | 可能方向 | 需要的对照证据 |
|---|---|---|
| 封装端子开短路 | 互连、装配或测试座接触 | 封装检查、接触验证、对应 CP 记录 |
| 原 CP 项目大幅漂移 | 应力、供电、温度或测量条件差异 | 两阶段条件、原始测试值与复测结果 |
| CP 未测项目失败 | 测试分工或故障逃逸 | 项目清单、覆盖目标与失效复现条件 |
| 同类失效集中在设备或位置 | 探针、接口、工艺或空间相关问题 | 设备记录、晶圆图、封装批次与位置分布 |
六、成本、覆盖与质量边界：ATE 之外还有不同的问题
测试成本通常受测试时间、设备与接口投入、并行测试能力、重测和维护等影响。把项目从 CP 移到 FT，可能节省晶圆阶段时间，却把不良 die 的封装成本留到后面；把项目全部前移到 CP，又可能受探针、散热或高速连接限制。合理策略要比较“在哪一步发现最有效”与“晚发现会多付出什么”，不能给所有产品套一个统一时间或覆盖率目标。
测试覆盖也必须说明对象：数字结构故障覆盖、模拟规格项目覆盖、温度条件覆盖和系统使用场景覆盖不是同一件事。一个高覆盖率数字若不说故障模型、统计分母和测试条件，就无法据此推断 FT 或系统级质量。本文因此不列无来源的通用覆盖率、良率或测试时间阈值。
| 活动 | 主要问题 | 与 CP/FT 的关系 |
|---|---|---|
| CP/FT 的 ATE 测试 | 器件在规范规定的激励和测量下是否合格 | 量产电性筛选与分档主体 |
| 系统级测试 SLT | 器件在更接近系统的软硬件环境中是否暴露问题 | 可补充特定场景观察，不天然替代全部 ATE 项目 |
| 可靠性试验 | 规定应力与时间后是否出现失效或漂移 | 评价寿命与应力机制，通常不是每颗成品的即时功能复测 |
| 失效分析 | 失败由何种物理或电气机制造成 | 为设计、工艺、封装和测试改进提供根因证据 |
SLT 可能运行启动、固件、接口互操作或应用负载，因而能看到 ATE 向量难以构造的系统交互；但它同样受硬件配置、软件版本、运行时长和判据限制。可靠性试验关注温度、电压、湿度、机械或工作寿命等应力后的变化，也不能用一次 FT 通过代替。把三者混为一谈，会把“功能筛选”“系统观察”和“寿命评价”误当成同一份证明。
这一篇在知识体系里的位置
本篇位于芯片制造流程与产品质量筛选的交界处：理解晶圆上的 die 如何形成，可回看芯片制造基础；理解面积、缺陷密度与随机良率的统计关系，可阅读良率模型。具体工艺机制还可能形成不同的失效分布，例如天线效应与刻蚀工艺基础所讨论的制造背景。投入使用后的辐射错误则属于另一时间与失效语境，可参见软错误与 SER，不能与 CP/FT 的量产筛选良率直接混用。
总结
CP 与 FT 测试的核心区别是被测对象与观察窗口不同：CP 用探针在封装前筛选裸 die，FT 通过封装端子复验电性并观察封装引入的问题。ATE、探针台或分选机、探针卡或测试座、负载板和测试程序各司其职，项目名相同也不代表条件与判据相同。良率必须注明阶段、分母、温度和规范，bin 必须绑定具体定义，重测不能用来反复碰运气。CP 通过不保证 FT 通过，KGD 也不是无缺陷承诺；ATE、系统级测试与可靠性试验分别回答量产筛选、系统场景和寿命应力问题，应共同纳入有明确口径的测试策略。