Fan-Out 扇出型封装：把晶圆打碎重造，RDL 如何越出裸片边界
更新时间：2026-09-25。在封装入门里我们建立过一个直觉：封装的使命是把裸片上细小密集的焊盘，「翻译」成板级可焊接的大节距引脚。WLCSP 晶圆级芯片尺寸封装把这件事做到了极致——直接在晶圆上长凸点，封装和裸片一样大。但极致也意味着撞墙：引脚只能在裸片面积内排布，芯片稍大或 I/O 稍多就无解。本篇的主角 Fan-Out 扇出型封装，用一个近乎暴力的思路破墙：先把晶圆打碎，再重造一片更大的「晶圆」，让布线越出裸片边界。它与基板、凸点与中介层、SiP 异构集成互为补充，是手机主芯片和毫米波天线封装的主流方案。
本文要回答的问题
- WLCSP 这种 Fan-In 封装为什么被裸片尺寸锁死？引脚数量到底卡在哪几个数字上？
- Fan-Out 说的「重构晶圆」是什么意思？为什么要先切片、重排、模塑，再做 RDL？
- chip-first 和 RDL-first 两种流程的顺序差别在哪里，各自赌上了什么、换回了什么？
- eWLB、InFO、FOCoS 三个常被并列的名词，是同一个东西的不同马甲吗？
- Fan-Out 没有基板、没有中介层，凭什么更薄、电气性能还更好？翘曲和 die shift 又为什么是量产心腹大患？
一、Fan-In 的天花板：引脚长不出裸片边界
先回顾 WLCSP（Wafer-Level Chip Scale Packaging，晶圆级芯片尺寸封装）的做法：整片晶圆不出厂，直接在每颗裸片的焊盘上做重布线（RDL，ReDistribution Layer）、长凸点下金属层（UBM）、植球，然后才切片。切出来的单颗器件上，焊球排布区域完全落在硅裸片的投影之内，所以 WLCSP 这一路线又叫 Fan-In（扇入）——信号从焊盘往裸片内部「扇入」到球位。
Fan-In 的封装面积等于裸片面积，高度可以压到 0.4mm 以下，成本随晶圆尺寸走，便宜又轻薄，电源管理芯片、射频前端、传感器大量使用。但它有一个无法绕过的几何约束：
- 焊球球径和节距受板级组装工艺限制。手机主板常用的焊球节距在 0.4~0.5mm，再细，贴片良率和热循环可靠性就扛不住；
- 球的总数因此被裸片面积钉死。一颗 3mm×3mm 的裸片，按 0.5mm 节距布面阵列，满打满算只有三四十个球的位置；
- 想加 I/O，要么加大裸片（硅面积是芯片成本里最贵的部分），要么缩小球距（板级组装不答应），两条路都堵死。
经验上，Fan-In 适合裸片边长 5~6mm 以下、I/O 在百个量级以内的器件。手机应用处理器（AP）这类裸片边长十几毫米、I/O 上千颗的芯片，只能转向带基板的倒装封装——而基板有厚度、有寄生参数、有成本。Fan-Out 正是在「裸片面积不够排球」和「不想引入基板」的夹缝里长出来的第三条路。
补充一个可靠性维度的限制：Fan-In 的焊球直接坐落在硅上方，硅很硬、几乎不形变，板级热循环中焊点承受的应变没有缓冲，大尺寸裸片上外围焊点尤其容易开裂。这也是 WLCSP 长期停留在小裸片区间的另一个原因——即使面积能放下球，热机械可靠性也不答应。Fan-Out 里焊球下方是弹性模量低得多的模塑料，反而天然构成一层应力缓冲，这为它做大封装尺寸、支持更多 I/O 又解了一道绳。
二、重构晶圆：切片、重排、模塑，再造一片晶圆
Fan-Out 的核心思想一句话：既然真实晶圆上裸片之间没有多余空间，就人为造出一片有多余空间的「晶圆」。 具体分三步走，这也是整条工艺链最反直觉的部分——传统封装尽量晚切片，Fan-Out 却切得很早。
第一步，前道晶圆做完测试后切片，只挑出 KGD（Known Good Die，已知合格裸片），坏片直接淘汰，不带进昂贵的后段流程。
第二步，把 KGD 用高精度贴片机一颗颗面朝下（face-down）或面朝上（face-up）放到一块临时载板（carrier）上。关键在排布：裸片与裸片之间被刻意拉开距离，间距按最终封装尺寸设计，而不是沿用原晶圆上的密集排列。载板表面有临时键合层或双面胶，固定裸片并保证后续模塑时不漂移。
第三步，用 EMC（Epoxy Molding Compound，环氧模塑料）把整片载板注塑包裹、固化，再剥离载板。于是得到一张圆盘状、内含许多裸片的「重构晶圆」（reconstituted wafer）——外形和尺寸与标准晶圆一致（主流 12 英寸），可以直接进标准晶圆设备做光刻、电镀、植球。但它的衬底不是硅，而是模塑料；每颗裸片四周都有一圈真实裸片上不存在的模塑料区域。
第四步之后就回到了熟悉的晶圆级工艺：在重构晶圆表面做 RDL，把裸片焊盘引出、重新排布成面阵列，线可以「扇出」到裸片之外的模塑料上方；再做 UBM、植焊球，最后沿每颗裸片的封装边界切片。切出来的器件，封装比裸片大，焊球可以布在裸片投影之外，这就是 Fan-Out（扇出）名字的由来。
这张图抓住了本质差别：Fan-In 的「翻译」空间等于裸片，Fan-Out 用模塑料把翻译空间买大了，而代价是引入了切片、重排、模塑这几道前道封装里原本没有的工序。
值得多想一步：为什么非要把它造成「晶圆」形状，而不是直接在一块大板上贴芯、模塑、布线？答案是设备生态。前道几十年积累下来的光刻、电镀、植球设备全部以 8 英寸、12 英寸圆盘为标准，精度、自动化、产能都围绕这个形态打磨。把重构体做成标准晶圆，Fan-Out 就可以直接复用前道设备和产线节拍，单颗成本被整片晶圆上的封装数量摊薄——裸片重排时刻意拉开的间距越大，一片重构晶圆上容纳的封装越少，成本越高。所以间距设计永远是「扇出面积需求」和「单片封装数」之间的精算，而不是随意拉开。
三、chip-first 与 RDL-first：两种流程的赌博
Fan-Out 在「裸片」和「RDL」谁先做上分出两大流派，顺序之差决定了良率结构和适用档次。
chip-first（芯片先置，代表为 eWLB）：如上一节所述，先贴裸片、模塑成重构晶圆，再在模塑料和裸片背面（裸片正面已与载板贴合、剥离后露出）之上做 RDL。它还细分为 face-down（裸片正面朝下载板，RDL 直接做在露出的裸片正面侧，主流做法）和 face-up（正面朝上，RDL 在模塑料背面，需要额外从裸片背面引孔）。chip-first 流程短、成本低，但 RDL 光刻时裸片已经封在模塑料里——裸片在模塑过程中会发生位移，RDL 必须迁就这个既成事实。
RDL-first（布线先置）：先在载板上把多层精细 RDL 整层做好、检测合格，再把裸片倒装贴接到 RDL 的焊盘上（通过微凸点或直接铜对铜键合），然后模塑、剥离。裸片是往一套已知精确的布线上「插接」，而不是在它周围临时画线。
| 对比维度 | chip-first（eWLB 式） | RDL-first |
|---|---|---|
| 工序顺序 | 切片→重排→模塑→RDL | 载板上做 RDL→贴裸片→模塑 |
| RDL 精细度 | 受模塑表面平整度限制，L/S 多在 5~10μm | 平整载板上加工，L/S 可达 2μm 级 |
| 对准问题 | die shift 必须补偿，RDL 迁就裸片 | 裸片贴装对准 RDL，精度可控 |
| 良率风险 | RDL 坏了，封装内好裸片一起报废 | RDL 先测先筛，坏片不进昂贵裸片 |
| 成本/厚度 | 低、薄，适合大规模单芯 | 工序多、成本高，适合多芯高 I/O |
选择逻辑很直白：手机 PMIC、射频收发这类成本敏感、单芯、I/O 中等的器件用 chip-first；高 I/O 主芯片、多芯集成则愿意为 RDL-first 的精度和良率结构付溢价。
良率经济学是两种路线分野的深层原因。封装成本随工序推进一路累加，越靠后报废越亏。chip-first 里最贵的资产——合格裸片——在第二步就进了封装，之后任何一道 RDL 光刻做坏，裸片跟着陪葬；RDL-first 则把顺序倒过来，让相对便宜的 RDL 先接受全检，坏的布线层在贴裸片之前就被筛掉，昂贵裸片只往已验证的「好插座」上贴。当单颗裸片价值高、RDL 层数多、一颗封装内要拼多颗裸片时，这种排序差异带来的良率收益足以覆盖多出的工序成本。
四、变体家族：eWLB、InFO、FOCoS 辨析
这三个名字不是马甲，而是不同厂家沿同一思想做出的不同定位产品。
| 变体 | 厂家/起源 | 结构特征 | 典型用途 |
|---|---|---|---|
| eWLB | Infineon 等，2009 年前后量产 | Embedded Wafer-Level BGA，chip-first 面朝下，1~2 层 RDL | 手机 PMIC、射频、网络处理器 |
| InFO | TSMC，2016 年随 A10 量产 | Integrated Fan-Out；InFO_P 支持 PoP 叠内存，InFO_oS 支持多芯扇出 | 手机 AP、可穿戴主芯片 |
| FOCoS | Amkor / TSMC 等 | Fan-Out Chip on Substrate：多芯扇出 RDL 模块再贴基板 | 网络芯片、高性能计算、多 die 拼接 |
eWLB 是 Fan-Out 量产化的鼻祖，确立了重构晶圆工艺；InFO 把 Fan-Out 推上手机 AP 的王座——A 系列处理器连续多代采用，其 InFO_P 版本把移动 DRAM 以 PoP（Package on Package）形式叠在 AP 封装上方；FOCoS 则是「Fan-Out 当硅中介层用」的思路：把多颗裸片先在扇出 RDL 上拼成一个大模块，再整体焊到基板上，以远低于硅中介层的成本拿到类似的多芯近存互连，与SiP 异构集成讲的路线直接合流。
RDL 的典型数字值得单独记住：入门 eWLB 多用 1~2 层 RDL，线宽/线距（L/S）在 10μm 上下；手机 AP 级 InFO 用 2~4 层 RDL，L/S 缩到 2~5μm；高端高密度 RDL（HD RDL）已进入亚微米节距。最终焊球节距多在 0.4~0.5mm，封装整体厚度可做到 0.3~0.6mm，比「基板+倒装」方案薄 30% 以上。
五、优势：为什么更薄，电气还更好
Fan-Out 省掉了三样东西：有机基板、焊料凸点中介层（相对倒装方案）、底部填充胶。好处随之而来。
薄型化最直观。没有基板（基板本身通常 0.1~0.3mm），裸片与主板之间只隔着 RDL 和焊球，整体封装高度轻松进入 0.5mm 以内，这对电池越做越大、机身越做越薄的手机是硬指标。PoP 叠构中省下的每 0.1mm 都可以折算成电池容量。
电气性能是更隐蔽、却更关键的收益。传统倒装封装里，信号路径是裸片焊盘→凸点→基板过孔与走线→焊球，路径长且反复拐弯，寄生电阻、电感可观。Fan-Out 里路径缩成裸片焊盘→RDL 铜线→焊球，连接长度从几百微米量级降到几十微米，电源分配网络阻抗更低，对大电流低电压的核心供电尤其重要；同时 RDL 介电层是低损耗聚合物，高频信号衰减小。
给一组可感知的量级：倒装基板上的典型走线加过孔路径长度在几百微米到毫米级，RDL 扇出路径通常只有几十到一两百微米；RDL 铜厚多在 2~5μm，线宽数微米，电阻可控。对低压大电流的核心供电来说，寄生电感每低一点，瞬态负载下的电压跌落就小一分，去耦电容压力随之减轻；对高速接口来说，更短、更受控的走线意味着更小的抖动和裕量损耗。
热与机械方面也有红利：裸片背面直接裸露或只有薄模塑层，散热路径短；硅与 RDL/模塑料之间没有刚性基板约束，热循环应力比大尺寸倒装封装小，通常也不需要底部填充胶。当然，硬币翻面就是下一节的挑战——省下基板的代价，是要独自面对重构体的形变。
六、挑战与应用：翘曲、die shift 与毫米波 AiP
Fan-Out 的量产难题几乎全部来自「重构晶圆」这个人造物。
翘曲（warpage）：重构晶圆是硅裸片和 EMC 模塑料的混合体，两种材料 CTE（热膨胀系数）相差数倍，固化收缩和后续热工序都会让整张 12 英寸圆盘弯曲。翘曲了，光刻焦面就保不住，标准晶圆设备的吸盘也吸不平。对策包括调整模塑料填料与固化曲线、优化裸片排布密度、增加载板支撑工序等，是各厂配方机密所在。
die shift（裸片偏移）：注塑时熔融 EMC 流动会推动已贴装的裸片，使其相对设计位置平移、旋转，典型偏移早期可达几十微米，如今靠贴装预补偿（根据模流仿真反向预偏）和低压注塑压到 5~10μm 以内。chip-first 流程中，RDL 光刻必须先量测每颗裸片的实际坐标、逐区修正曝光，否则 RDL 焊盘接不上裸片焊盘。RDL-first 本质上就是绕开这个问题的路线选择。
此外还有局部翘曲（裸片边缘与模塑料交界处的台阶）、多裸片异质共存时的应力管理等难题。量测环节也因这些挑战而加重：重构晶圆上每颗裸片的位置、每片晶圆的翘曲曲线都要逐颗逐片测量并反馈给曝光系统，量测设备几乎成了 Fan-Out 产线的隐形瓶颈，这也是该路线看似工序不多、实际门槛集中在工艺 know-how 上的原因。
应用上两大标杆最值得说。其一是手机 AP：台积电 InFO 自 2016 年起连续多代承载苹果 A 系列芯片，靠的就是薄型化、PoP 叠内存和更优供电，是 Fan-Out 商业成功的最大单一推手。其二是毫米波天线封装 AiP（Antenna in Package）：5G 毫米波和 60GHz 雷达频率极高，天线离芯片哪怕多走几毫米、穿过一层基板，损耗都不可接受；Fan-Out 可以把天线图形直接做进 RDL 或模塑内层，让天线与裸片共封装、距离以百微米计，且低损耗介质正合高频胃口，毫米波射频模组因此几乎一边倒地选择 Fan-Out 类封装。其余如 PMIC、射频收发、可穿戴主芯片、车载雷达，都是成熟应用场景。
最后值得点出 Fan-Out 在先进封装版图中的位置感：它不是 2.5D/3D 那种用硅中介层和硅通孔堆极致密度的路线，也不是传统基板封装的延续，而是占据「成本、厚度、密度」三角的中间地带。当互连密度需求继续升高，它就向高密度 RDL、多芯拼片（FOCoS）演进，与硅中介层路线正面竞争；当成本压力主导，它又退回单层 RDL 的极简形态。这种上下兼容的弹性，正是它从一个小众工艺变成十年来最成功封装范式的根本原因。
这一篇在知识体系里的位置
- 想理解 Fan-Out 取代了什么、Fan-In 结构的完整细节 → WLCSP 结构与凸点工艺；
- 想看被 Fan-Out 省掉的基板、凸点、中介层各自是什么 → 封装基板、凸点与中介层；
- 想看 FOCoS 这类多芯扇出怎样汇入更大的集成叙事 → SiP 与异构集成；
- 想要封装层级和术语的总图 → 芯片封装入门。
总结
Fan-Out 扇出型封装的破局点是「重构晶圆」：先切片选出已知合格裸片，按更大间距重排到载板，用环氧模塑料再造一片 12 英寸假晶圆，让 RDL 布线越出裸片边界、在更大面积上把细间距焊盘翻译成 0.4~0.5mm 节距的焊球阵列；chip-first 流程短成本低但要和 die shift 与翘曲搏斗，RDL-first 先做精细布线再贴裸片、以更高成本换精度和良率；eWLB、InFO、FOCoS 分别对应通用器件、手机 AP 和多芯高 I/O 三档定位，换来无基板的 0.3~0.6mm 薄型化、更短互连与更低寄生参数，并因此统治手机主芯片与毫米波 AiP 天线封装。