极客工场

Appearance

共 3,391 字预计阅读约 11 分钟

为什么芯片要拼低功耗：电池、散热与数据中心电费的三笔硬账 ​

更新时间：2026-09-15。本文是「集成电路大类 · 低功耗设计与验证」入门层（beginner）系统篇第 00 篇，也是整个小类的起点。这一篇先不讲任何省电手段，只回答一个前置问题：功耗到底卡了谁的脖子，为什么从手机到超算都在拼命压它？想直接看功耗的物理构成，进第 01 篇《功耗从哪来》；想要一篇速览，可读芯片设计域的枢纽文《芯片功耗从哪来》。系统地图见低功耗设计与验证导读。

本文要回答的问题 ​

  • 为什么过去「性能够强就行」，现在却要专门开一个低功耗学科？
  • 手机、手表这类电池设备，续航瓶颈到底在电池还是芯片？
  • 芯片插上电、又不用电池，为什么数据中心还要拼功耗？
  • 「频率为什么不能无限往上提」和功耗有什么关系？
  • 工程师常说的 perf/watt、TDP、功耗墙、暗硅，各是什么意思？

一、一句话总览：功耗同时卡住了「能量、温度、钱」三件事 ​

低功耗之所以从一个「流片后量一量」的收尾指标，变成从架构划分一路管到签核的一等设计约束，是因为同一颗晶体管多耗的那一毫瓦电，会在三个完全不同的地方变成麻烦：

同一笔功耗，在三个地方变成硬约束（第 2 张）
  • 在靠电池跑的设备里，电是一种「带在身上、用完要充」的稀缺资源，功耗直接换算成续航小时数；
  • 在任何芯片里，电不会凭空消失，它几乎全部变成热，热散不出去就把结温推过上限，芯片只能自动降频保命；
  • 在插电的大规模集群里，每一瓦都要按年付电费、还要再花电和钱把它产生的热带走，功耗直接进采购和运营的财务报表。

下面把这三笔账分别算清楚。

二、第一笔账（能量）：电池进步很慢，算力需求涨得很快 ​

先建立一个反差强烈的事实：电池的能量密度，涨得远比半导体慢。

  • 锂离子电池的体积/重量能量密度，长期年均改善只有几个百分点量级，且越逼近化学极限提升越难；它不受摩尔定律支配，不会两年翻一倍。
  • 与此同时，屏幕高刷、多摄、5G、GPU 游戏、端侧 AI（NPU 每帧都在算）把对算力（也就是对电）的需求一路推高。

这一慢一快之间的剪刀差，只能靠「让芯片少耗电」来弥合。后果非常具体：

  • 手机：电池容量、重量、厚度、散热空间都被工业设计卡死，系统级芯片（SoC）必须在固定的几瓦预算里塞下 CPU、GPU、NPU、调制解调器。谁的每帧耗电低，谁的续航和温升就好。
  • 可穿戴 / 无线耳机 / 植入医疗：约束更极端。手表、手环、助听器、心脏起搏器常常希望一次充电用很多天、甚至一颗纽扣电池用几年，整体平均功耗要压到毫瓦甚至微瓦级。这种设备待机时间占绝对多数，能不能把「什么都不干时」的漏电和时钟功耗压到极低，比峰值性能更决定产品生死。
  • IoT 传感器节点：能量采集（光能、振动、温差）能提供的功率往往只有微瓦到毫瓦级，只有芯片本身足够省电，这类「免电池」设备才成立。

工程换算的直觉：电池给的是能量（瓦时 Wh，或毫安时 mAh×电压），芯片耗的是功率（瓦 W），续航时间 ≈ 可用能量 ÷ 平均功率。功率砍一半，续航近似翻一倍——这就是低功耗在电池设备上最直接的价值。能量与功率的精确区别，见本系列后续《能量与功率》篇；怎么从续航目标倒推每模块功耗预算，见后续功耗预算实战篇。

三、第二笔账（温度）：电几乎全部变成热，撞上「功耗墙」 ​

很多人以为只有手机怕热，其实插电的芯片同样被热卡着——因为数字 CMOS 芯片从电源取走的电能，除去极少数以电磁信号形式辐射出去，绝大部分最终都在芯片内部变成了热。

热量沿「结（晶体管所在的硅片）→ 封装 → 散热器 / 风扇 → 环境」一路传出去，传热能力有限。于是有两个连锁概念：

  • 结温 Tj（junction temperature）：硅片本身的温度。它有一个可靠上限（商用器件常见在一百多摄氏度量级，具体看工艺与车规/工规等级），长期超过会加速老化、漏电进一步升高甚至损坏。
  • TDP（Thermal Design Power，热设计功耗）：散热系统按「这颗芯片持续会耗多少瓦」来设计的参考值。散热器能稳定带走的瓦数是固定的，芯片持续功耗就不能长期超过它。

把这条链接通，就能解释一个经典现象——为什么主频不能无限提高：

  1. 提高频率会让动态功耗上升（机理见第 01 篇，功耗和频率成正比、和电压成平方关系）；
  2. 功耗上升→发热上升→结温上升；
  3. 一旦持续发热超过散热器能力（撞上功耗墙 / 热墙），温控机制就强制降频降压（这正是后续 DVFS 篇要讲的动态调压调频），名义峰值频率并不能长时间维持。

这背后还有一个产业级转折点：Dennard 缩放（Dennard scaling）的终结。早年工艺缩小晶体管时，电压能跟着尺寸同比下降，于是晶体管密度翻倍、单位面积功耗却基本不变，频率可以一路提。大约进入纳米节点后，电压降不下去了（再降晶体管就关不严、漏电极速上升），单位面积功耗和发热开始飙升，单核频率在 2000 年代中期先后撞墙。行业的应对是转向多核并行，以及一个反直觉的产物——暗硅（dark silicon）：

既然一整片芯片无法同时全速跑（散热供不上电），那就多放一些专用核，但同一时刻只点亮其中一部分，其余处于断电或门控状态。这些「躺在硅片上、大部分时间黑着」的区域就是暗硅。低功耗设计（时钟门控、电源门控）从「省电技巧」变成「让芯片能正常工作的必要条件」，根子就在这里。

四、第三笔账（钱）：数据中心里，电费和散热是长期的大头 ​

第三笔账最容易被软件背景的读者忽略：插上电并不等于免费。

对一台单机，功耗主要是发热与噪声问题；但对一个几万、几十万台服务器的数据中心，功耗会通过三条路径变成钱：

路径含义为什么和芯片功耗强相关
直接电费服务器 7×24 小时跑，几年生命周期里的累计电费可能超过服务器本身采购价芯片（尤其 CPU/GPU/AI 加速器）是机房里最大的用电头
散热耗电用空调/冷机/液冷把热带走，还要再耗一份电芯片发热越多，制冷能耗越高，用 PUE 衡量（数据中心总耗电 ÷ IT 设备耗电，越接近 1 越省）
供电与机房上限机柜有供电功率上限、机房有配电和土地约束单机柜功率密度上去后，能塞的机器数先被供电/散热卡住，而非采购预算

正因为这三条，采购大型算力时看的不再是「峰值算力多高」，而是能效：

  • perf/watt（每瓦性能）：每耗一瓦电能完成多少计算。同样的任务，能效高的芯片用更少的电、发更少的热、占更少的机柜供电额度。
  • perf/dollar 与 total cost of ownership（TCO，总拥有成本）：把采购价 + 几年电费 + 散热 + 占地 + 运维一起算，低功耗芯片在生命周期里常常凭省电费反超。

AI 时代这一点被放大到极致：训练/推理集群以兆瓦计，供电、液冷、变压器乃至电网容量成为新的数据中心瓶颈，业界甚至用「性能/焦耳」来评价一次推理的能量成本。所以哪怕完全没有电池，芯片也必须拼低功耗——这是一门直接的财务和基础设施生意。 更系统的数据中心能效话题，见后续数据中心功耗篇。

五、三笔账合流：低功耗为什么是「贯穿全流程」的主线 ​

值得强调的是，这三笔账对应的优化不能等芯片造出来再补：

这正是本小类把**设计（怎么省）、验证（怎么量得准、怎么证明没引入 bug）、签核（怎么兜住物理后果）**收拢成一条线的原因。三股外部力量（电池、热、电费）决定了「为什么省」，后面 49 篇解决的是「从哪省、怎么量、怎么签」。

这一篇在知识体系里的位置 ​

总结 ​

一句话总结：低功耗之所以从收尾指标变成贯穿架构到签核的一等约束，是因为芯片多耗的每一瓦同时卡住了三件事——电池端锂电能密度每年只涨几个百分点、远追不上指数上升的算力需求，功耗直接决定手机续航并把手表/医疗/IoT 逼到毫瓦微瓦级；芯片端电能几乎全部转成热，结温撞上散热能力（TDP/功耗墙）就被迫降频，Dennard 缩放终结后频率撞墙、行业转多核并被迫接受同一时刻只能点亮部分电路的「暗硅」，使门控/断电成为必需品；数据中心端插电并不免费，芯片用电叠加制冷、供电上限和机柜密度，让电费与散热占 TCO 大头、让「每瓦性能 perf/watt」取代峰值频率成为采购指标；正因省电最大杠杆在架构、且要在 RTL/UPF/后端逐步落地并在签核兜住压降与涌流，它才需要一条把设计（怎么省）、验证（怎么量）、签核（怎么兜）打通的独立学科——本篇只建立「为什么省」，后续再讲功耗从哪来、怎么省、怎么量。