极客工场

Appearance

共 5,419 字预计阅读约 18 分钟

模拟噪声：热噪声与闪烁噪声的统计本质、谱密度与低噪声设计 ​

更新时间：2026-09-25。在 MOS 小信号模型 里，MOS 管是一个干净的压控电流源：栅压给定，漏流就被唯一确定。真实电路里这个确定值之上永远叠加着一层不可预测的随机抖动——温度在动、载流子在碰撞、氧化层陷阱在俘获和释放电子，这些微观过程汇总到输出端，就是模拟噪声。噪声决定了一个放大器能分辨的最小信号：有用信号一旦淹没在噪声里，再大的增益也只是把噪声一起放大。本篇讲清模拟噪声中最基础的两员——热噪声与闪烁噪声——的统计本质、谱密度公式和低噪声设计对策。放大器结构可对照 运算放大器拓扑：单级与 Cascode；噪声在射频振荡器里如何变成相位噪声，见 LC VCO 相位噪声；模拟设计处处是折中的背景见 模拟电路为什么这么难。

本文要回答的问题 ​

  • 噪声为什么要用统计方法描述？均方值、功率谱密度（PSD）、nV/√Hz 各是什么意思？
  • 电阻热噪声为什么是 4kTR？一个 1kΩ 电阻到底有多吵？
  • MOS 管的沟道热噪声为什么写成 4kTγgm？短沟道里 γ 为什么变大？
  • 闪烁噪声 1/f 从哪来？为什么公式是 K/(Cox·WL·f)？什么是转角频率？
  • 怎样把 MOS 的噪声全部折算到栅极？差分对的输入噪声为什么是单管的两倍？
  • 噪声系数 NF 怎么定义？Friis 级联公式为什么说「第一级最重要」？
  • 低噪声设计手里到底有哪几张牌：增大 gm、加大面积、限制带宽各自治什么？

一、噪声的统计本质：随机变量与功率谱密度 ​

噪声与失真有本质区别。失真是确定的：给定输入波形，输出端多出的谐波可以被预测、被复现；噪声则是一个随机过程（random process）——这一瞬间的电压值和下一瞬间没有确定关系，同一时刻两次测量也各不相同。对付随机量不能再问「它等于多少」，只能问统计问题：平均值是多少、偏离平均值多严重、不同频率上各分布了多少功率。

三个核心量先固定。其一是均值，电路噪声的直流成分通常为零（否则它就是失调而不是噪声）。其二是均方值 $\overline{v_n^2}$：把噪声电压平方后做长时间平均，单位 V²，它正比于噪声在 1Ω 电阻上耗散的平均功率；开根号得到 RMS 值 $v_{n,rms}=\sqrt{\overline{v_n^2} }$，单位 V。其三是功率谱密度（Power Spectral Density，PSD）$S_v(f)$，单位 V²/Hz，描述噪声功率在频率轴上的分布密度；总均方值就是 PSD 在关心频段内的积分：

$\overline{v_n^2}=\int_{f_L}^{f_H} S_v(f),df$

工程上更常用 PSD 的平方根 $\sqrt{S_v(f)}$，单位 nV/√Hz，称作「每根号赫兹噪声电压」。这个古怪单位的含义是：在 1Hz 带宽内测得的噪声 RMS 电压。多个不相关（统计独立）的噪声源叠加时，功率相加而非电压相加：$S_{总}=S_1+S_2$，RMS 值则按勾股定理合成。这一条贯穿全篇：差分对、级联系统、电阻与 MOS 的噪声全部如此处理。

按 PSD 的频率形状，常见噪声分三类：白噪声（PSD 与频率无关，全频段等高）、1/f 噪声（PSD 与频率成反比，越靠低频越吵）、以及散粒噪声（白噪声，$S_i=2qI$，存在于有势垒的结电流中，如 BJT 和二极管，MOS 沟道内通常可忽略）。本篇主角热噪声属于白噪声，闪烁噪声属于 1/f 噪声。

二、电阻热噪声：4kTR 与噪声带宽算例 ​

热噪声（thermal noise，Johnson–Nyquist noise）的物理图景是：任何高于绝对零度的导体中，载流子都在做无规则热运动，温度越高运动越剧烈，这些随机运动在导体两端形成随机起伏的电压。1928 年 Nyquist 从热力学和传输线理论推导出，一个阻值为 R 的电阻，其开路热噪声电压的 PSD 为：

$S_v=4kTR$（V²/Hz），$S_i=4kT/R$（A²/Hz）

其中 k 是玻尔兹曼常数（1.38×10⁻²³ J/K），T 是绝对温度。室温取 T=300K 时，4kT ≈ 1.66×10⁻²⁰ W/Hz，这是一个值得背下来的数：所有热噪声估算都从它出发。热噪声是白噪声——从直流一直「白」到约 10¹²~10¹³ Hz 的太赫兹区（量子效应才接管），对所有电子电路带宽都可视为平坦。它与电阻材料无关、与有无电流流过无关：一个不通电的 1kΩ 电阻照样吵，温度和阻值是仅有的两个决定量。

算两个典型数字。1kΩ 电阻：$S_v=1.66\times10^{-20}\times1000=1.66\times10^{-17}$ V²/Hz，$\sqrt{S_v}\approx$ 4.1 nV/√Hz。射频常用的 50Ω 源电阻只有 0.91 nV/√Hz——这就是为什么接收机以 50Ω 为阻抗基准时，0.5~1 nV/√Hz 被视为输入器件的优秀水平：再低就要和源电阻本身的噪声较劲了。

噪声落在有限带宽内才有有限 RMS 值。对理想砖墙带宽 B：

$v_{n,rms}=\sqrt{4kTR\cdot B}$

1kΩ 电阻、1MHz 带宽：$v_{n,rms}=\sqrt{1.66\times10^{-17}\times10^6}\approx$ 4.1µV RMS。真实放大器不是砖墙，用噪声带宽（noise bandwidth）$B_n=\int_0^\infty |H(f)|^2,df/|H_{max}|^2$ 代替 −3dB 带宽；单极点低通的 $B_n=(\pi/2)f_{-3dB}\approx1.57,f_{-3dB}$，比 3dB 带宽略大，因为滚降区也漏进噪声。这个 4.1µV 就是分辨率的地板：要放大的信号若只有几微伏，输出端信噪比将无从谈起。

三、MOS 沟道热噪声：4kTγgm 与等效输入 ​

MOS 管的沟道是一层有电阻的反型层，载流子在源漏之间漂移时同样受到散射，沟道各小段的热噪声汇总到漏极，等效为一个并联在输出端的噪声电流源。长沟道饱和区的经典结果：

$S_{i,d}=4kT\gamma g_m$（A²/Hz）

系数 γ 是沟道热噪声系数：长沟道饱和区理论值 γ=2/3，线性区为 1；短沟道工艺中由于横向电场增强、载流子温度高于晶格温度（热载流子效应），γ 实测可达 1~3，这是纳米工艺噪声更难算准的原因之一，设计手算常保守取 γ≈1。

电流源形式不便于和输入信号比较，把它折算到栅极：除以 gm²，得到等效输入热噪声电压 PSD：

$S_{v,in,th}=4kT\gamma/g_m$（V²/Hz）

算一个例子：gm=1mS、γ=2/3，则 $S_{v,in}=1.66\times10^{-20}\times0.667/0.001\approx1.1\times10^{-17}$ V²/Hz，即 3.3 nV/√Hz。这个公式给出低噪声设计的第一条直觉：输入噪声与 $\sqrt{g_m}$ 成反比，gm 翻两番（4 倍），噪声电压减半。而 gm 怎么加大？由 MOS 小信号模型 的 gm=2Id/Vov：加大偏置电流（花功耗）或减小过驱动电压（花面积，管子变宽），二选一或各让一步——低噪声从来不是免费的。

射频频段还要补充一个常被低频模型漏掉的噪声成分：感应栅噪声（induced gate noise）。沟道噪声电压通过 Cgs 的容性耦合在栅回路感应出噪声电流，其 PSD 约为 $S_{i,g}=4kT\delta g_g$，其中 $g_g\approx\omega^2 C_{gs}^2/(5g_m)$，δ 长沟道理论值约 4/3。它在低频微不足道，但随频率平方增长，且与漏极噪声部分相关（相关系数 jc≈j0.39，纯虚数表示近似正交）。做射频 LNA 的噪声匹配时必须把它和栅电阻噪声一并计入，只认 4kTγgm 会显著低估高频噪声。

值得一提的是，亚阈值区 $g_m=I_D/(nV_T)$，同样电流下 gm 最大，输入热噪声 PSD 趋近 $4kTn^2V_T/I_D$，因此微功耗低噪声前端（如生物电采集）常偏置在弱反型，用极低电流换不错的噪声；代价是速度慢、信号摆幅小。

四、闪烁噪声 1/f：氧化层陷阱、K/(Cox WL) 与转角频率 ​

低频段，MOS 噪声谱不再平坦而以每十倍频约 −10dB/dec 的斜率上翘，这就是闪烁噪声（flicker noise），因谱形与 1/f 成正比又称 1/f 噪声。其微观根源在 Si–SiO₂ 界面：界面处存在大量能级缺陷（界面态、氧化层陷阱），沟道载流子路过时会被陷阱随机俘获、停留一段时间后再被释放，这种随机俘获-释放调制了沟道载流子数，进而调制漏电流。过程的特征时间分布很宽（陷阱深度不一），宏观上汇成 1/f 谱。

闪烁噪声通常先在漏极以电流形式建模，再折算到栅极，后者更常用，因为折算后与偏置无关的形式最干净：

$S_{v,in,1/f}=\dfrac{K_f}{C_{ox}WL}\cdot\dfrac{1}{f}$（V²/Hz）

K_f 是闪烁噪声工艺常数（数量级约 10⁻²⁵~10⁻²⁴ V²·F，NMOS 通常比 PMOS 差，因为空穴在界面附近被俘获的概率行为不同，许多工艺里 PMOS 的 1/f 噪声明显更低）。公式给出的设计结论极其锋利：闪烁噪声与沟道面积 WL 成反比——W 和 L 各加倍，1/f 噪声电压减半。这就是运放输入对动辄取几千平方微米面积的原因：面积是专治 1/f 的药，而热噪声只看 gm 不看面积，两类噪声的药方不同。

热噪声（白）与闪烁噪声（1/f）在同一谱上交汇，两条渐近线的交点频率称转角频率（corner frequency）fc：令 $4kT\gamma/g_m=K_f/(C_{ox}WL\cdot f_c)$，得

$f_c=\dfrac{K_f g_m}{4kT\gamma C_{ox}WL}$

普通 CMOS 工艺 fc 的典型范围从几十 kHz 到数 MHz，面积取大可把它压到几百 Hz。fc 的工程意义是「这个频段以下 1/f 主导，以上白噪声主导」：直流耦合、斩波稳零放大器关心的正是把 fc 往下赶；而射频、高速电路工作在 fc 之上，主要对付白噪声。下图把 MOS 完整输入噪声谱画在一起：

chip-design/expert/analog-noise-thermal-flicker.md D2 示意图

直流至超低频的 1/f 噪声不能靠平均简单消除：1/f 过程在低频段功率发散，测量时间拉长得益有限。真正成体系的电路对策是相关双采样（CDS）和斩波稳零（chopper）——把信号调制到 fc 以上放大、再解调回来，使放大器自身的 1/f 噪声被搬到带外滤掉，可把等效转角频率压到 1Hz 以下，这是精密运算放大器和仪表放大器的标准手段。

五、MOS 等效输入噪声模型与差分对噪声叠加 ​

把以上元件拼进 MOS 小信号模型，噪声分析的等效电路为：栅极串联一个输入参考噪声电压源 $\overline{v_{n,in}^2}$（含热项 4kTγ/gm 与 1/f 项），漏源之间保留干净的受控源 gm·vgs；若源极外接电阻 Rg/ Rs，其热噪声 4kTR 串联在同一输入回路。所有噪声都搬到输入端后，电路增益不再出现在噪声式子里，信噪比计算大大简化——这就是输入参考噪声模型的价值。

chip-design/expert/analog-noise-thermal-flicker.md D2 示意图

差分对的噪声按「不相关源功率相加」处理。设两侧输入管的 gm 相同、各自输入参考热噪声 PSD 为 4kTγ/gm，则差分输出端的噪声电流来自两个管、互不相关，需功率相加。推导：单管输出噪声电流 PSD 为 4kTγgm，两管合计 8kTγgm；差分增益为 gm·RD，折算回差分输入端：

$S_{v,in,diff}=\dfrac{8kT\gamma g_m}{(g_m R_D)^2}=\dfrac{8kT\gamma}{g_m}=2\times\dfrac{4kT\gamma}{g_m}$

即差分对的输入参考热噪声电压是单管的 $\sqrt{2}$ 倍（功率为 2 倍）。沿第三节数字：gm=1mS、γ=2/3 时，差分输入噪声 ≈ √2×3.3 ≈ 4.7 nV/√Hz（单端取法差 √2，结论一致）。实际五管 OTA 还要计入电流镜负载管的噪声：负载管噪声折算到输入为 $4kTγ g_{m,load}/g_{m,in}^2$，所以让输入管 gm 远大于负载管 gm（通常 3~5 倍以上）是同时压制负载噪声的关键；尾电流源的噪声在低频以共模形式出现，被差分对抑制，但在高频或失配时会泄漏，不可完全忽略。设计完整运放时这套叠加必须逐管过一遍，拓扑选择参见 运算放大器拓扑：单级与 Cascode。

六、噪声系数 NF 与 Friis 级联公式 ​

射频和系统级设计中，绝对噪声数字不如相对指标好用。噪声系数（Noise Figure/ Factor）定义为输入信噪比与输出信噪比之比：

$NF=10\lg!\left(\dfrac{SNR_{in} }{SNR_{out} }\right)=10\lg!\left(1+\dfrac{N_{amp} }{kT_s B\cdot G}\right)$（dB）

其中 Namp 是放大器自身在输出端的噪声功率，kTsB·G 是源电阻（Ts=290K 为标准噪声温度）噪声经放大后的输出功率。NF=0dB 表示放大器完全不增加噪声；一个输入噪声恰好等于 50Ω 源电阻噪声（0.91nV/√Hz）的放大器 NF≈3dB；优质 LNA 的 NF 在 1~2dB。注意 NF 与源阻抗强相关：同样一个放大器换源阻抗，NF 会变，因此器件手册必须标注测试条件。

多级级联时用 Friis 公式（F 为倍数形式噪声系数，G 为倍数功率增益）：

$F_{total}=F_1+\dfrac{F_2-1}{G_1}+\dfrac{F_3-1}{G_1G_2}+\cdots$

还要区分「噪声匹配」与「功率匹配」：使 NF 最小的最优源阻抗（对应最优源反射系数 Γopt）一般不等于实现最大功率传输的共轭匹配源阻抗，两者之间有偏移。片上 LNA 用电感源退化把输入阻抗实部做到 50Ω，同时让 Γopt 逼近 50Ω，是少数能让两个目标近似重合的技巧；偏离最优源阻抗时 NF 沿噪声圆图平滑恶化，设计时应在增益、稳定性、NF 三者间折中。

公式给出系统设计的铁律：第一级决定整机噪声。后级噪声除以前级增益，第一级只要有足够增益（如 15dB 即 G1≈32），第二级 3dB 的 NF 对整机的贡献只剩约 0.1dB。所以 LNA 位于接收机最前端、被给予最好的功耗和工艺份额；反过来，把一个有损无源器件（衰减器、滤波器，F=1/L）放在 LNA 前面，其损耗会 dB 对 dB 地直接抬高整机 NF。这一思想与振荡器近端相位噪声主要由谐振腔有载 Q 值决定异曲同工，参见 LC VCO 相位噪声。

七、低噪声设计：三张牌与一张总表 ​

把全篇对策收拢，设计者手里实际就三张牌，外加调制类电路技巧：

  1. 增大 gm 治热噪声：$S_{v,in,th}=4kT\gamma/g_m$。加大偏置电流最直接，但功耗线性增长、γ 还可能因热载流子变大；减小 Vov、加宽 W 同样提高 gm，代价是面积和寄生电容。亚阈值偏置用最小电流买最大 gm，适合低速微功耗。
  2. 加大面积 WL 治闪烁噪声：1/f 噪声 PSD 与 WL 成反比。输入对取大 W、大 L（L 还顺带改善匹配和 ro），必要时选 1/f 更优的 PMOS 做输入对；精密场景上斩波/CDS 把 1/f 搬出信号带。
  3. 限制带宽治总噪声：总噪声 RMS 与 $\sqrt{B_n}$ 成正比，滤波带宽紧贴信号所需是零成本降噪手段；系统级让第一级高增益压制后级噪声（Friis），射频前端用电感源退化同时实现噪声匹配与功率匹配。

最后用一张表把各噪声源的来源、谱形和对策并排放在一起：

噪声源物理来源PSD 公式（输入参考）谱形主要对策
电阻热噪声载流子热运动$S_v=4kTR$（约 4.1nV/√Hz @1kΩ）白减小串联电阻、限制带宽
MOS 沟道热噪声沟道载流子散射$S_v=4kT\gamma/g_m$（γ 长沟道 2/3）白增大 gm、增大电流、亚阈值
MOS 闪烁噪声Si–SiO₂ 界面陷阱俘获释放$S_v=K_f/(C_{ox}WL f)$1/f加大 WL、PMOS 输入、斩波/CDS
散粒噪声势垒结电流的颗粒性$S_i=2qI$白减小偏置电流（BJT/二极管场景）

版图层面还有两个容易漏掉的热噪声入口：其一是栅极多晶硅本身的分布电阻，信号电流沿栅宽方向流过 Rg，其热噪声直接串进输入回路，宽管因此一律采用叉指结构并在两侧加栅接触孔，把 Rg 降到几 Ω；其二是衬底接触和阱接触要就近打满，避免衬底阻抗把外部干扰和衬底热噪声耦进沟道。差分对还要严格共质心对称布置，使两侧噪声与失配一致，否则失配会把尾电流源噪声转成差分噪声。

数字只用于数量级判断，最终值以仿真和实测为准——K_f、γ 工艺相关性极强，版图的栅面积、接触孔布置、甚至器件取向都会影响实测噪声，这与 模拟电路为什么这么难 讲的「最后 10% 靠工艺与模型」是同一回事。

这一篇在知识体系里的位置 ​

总结 ​

模拟噪声是叠加在确定信号之上的随机过程，用功率谱密度描述、不相关源按功率相加：电阻热噪声为 4kTR（室温 4kT≈1.66×10⁻²⁰，1kΩ 即 4.1nV/√Hz，1MHz 带宽约 4.1µV RMS），MOS 沟道热噪声折算到栅极为 4kTγ/gm（长沟道 γ=2/3，短沟道升到 1~3），闪烁噪声源于 Si–SiO₂ 界面陷阱、PSD=Kf/(Cox WL f)，与面积成反比，两者交点即转角频率 fc（典型 kHz~MHz）；差分对输入参考噪声为单管功率的 2 倍，系统噪声用 NF 与 Friis 公式衡量且第一级主导——低噪声设计因此就是三张牌：增大 gm 治热噪声、加大 WL（或斩波）治 1/f、限制带宽压低总噪声。