极客工场

Appearance

共 2,254 字预计阅读约 8 分钟

OpenSTA link 找不到 cell：未读 Liberty 与未定义模块排查 ​

OpenSTA link 找不到 cell 通常不是时序约束问题，而是 link_design 无法把网表实例解析到模块或 Liberty cell。报错里的 module ... not found 也可能指库单元，不要只在 Verilog 文件中找同名模块。本篇用同一最小设计比较“库已读但名字写错”和“完全没读库”，再修复并检查时序路径；链接成功后的时钟问题可继续看 OpenSTA no clocks found 排查。

本文要回答的问题 ​

  • 为什么 Liberty 中明明有 cell，链接器仍说找不到模块？
  • 未读库与 cell 名写错，报错中的实例名有什么差别？
  • 怎样禁止 OpenSTA 用黑盒代替缺失定义？
  • 为什么进程退出码为 0 仍不能判定链接成功？
eda/ts-opensta-link-missing-cell.md D2 示意图

读这张图先看缺失范围：所有标准单元一起失踪，优先查库加载；只有一个实例失踪，优先查名称和库内容。红色表示待消除的链接错误，蓝色是定位动作，橙色是修复，绿色才是时序复验，不能用黑盒警告消失代替最后一步。

实验库只定义 DFFX1 和 BUFX1。故障网表把输出缓冲写成 MISSING_BUF，实例名是 u_out；第二组保留正确网表，却故意不执行 read_liberty。两组都设置 set link_make_black_boxes 0，要求缺失定义成为错误。OpenSTA 2.0.17 的输出如下。

严格链接：未定义 cell 与未读库的定位差异

第一行错误同时给出文件、第 14 行、缺失名 MISSING_BUF 和实例 u_out，所以应直接沿 u_out 修改引用。第二组则在第 8 行和第 14 行分别丢失 DFFX1、BUFX1：网表名称没有改，两个库单元却同时不可见，符合未读 Liberty 的特征。

更需要注意的是，两组后面都出现 CASE_EXIT ...=0。这是本版 sta -no_init -exit script.tcl 的实际行为：Tcl 脚本已经打印链接错误，进程退出码仍可能为 0。批处理必须检索 Error: 并检查后续报告，不能只用 shell 的 $? 判定通过。

二、库单元为什么也叫 module ​

read_verilog 读入设计层次，read_liberty 提供标准单元的引脚、逻辑功能和时序弧。链接阶段要把每个实例绑定到定义；对顶层以下的标准单元而言，定义来自 Liberty，但错误信息仍使用 module 这个统称。因此，“找不到 module”并不等于一定要补一段 Verilog。

对照组已读 Liberty网表引用实际结果优先修复位置
未定义 cell是MISSING_BUF u_out只报 u_out 找不到定义改为库中已有的 BUFX1，或补真正需要的库
未读库否DFFX1、BUFX1两个实例都找不到定义在链接前读取正确 Liberty
修复组是DFFX1、BUFX1无链接错误，出现完整路径无需改网表，继续检查约束

不要看到错误就随手写一个空 module MISSING_BUF。这只能让层次链接看似继续，却不会凭空产生 Liberty 时序弧；空黑盒可能把问题推迟到“没有路径”阶段。若实例本应是工艺单元，正确动作是读入库或修正名称，而不是伪造功能定义。

严格链接开关也要放在读取和链接之前：

tcl
set link_make_black_boxes 0
read_liberty "experiment.lib"
read_verilog "missing_cell.v"
link_design top

本版该变量只接受数值 0 或 1，不要写 false。默认允许黑盒时，缺失模块可能只产生 Creating black box 警告；显式设为 0 后，错误文本变成 not found for instance，更适合流片前脚本和持续集成检查。不过退出码语义并不会因此自动变可靠，日志审计仍不可省。

三、修复引用并复跑 report_checks ​

本例真正的目标就是输出缓冲，所以把 MISSING_BUF 改回 BUFX1，而不是增加一个同名空模块。修复 Tcl 按“库、网表、链接、约束、报告”的顺序执行：

tcl
read_liberty "experiment.lib"
read_verilog "fixed.v"
link_design top
create_clock -name clk -period 10.0 [get_ports clk]
set_input_delay 1.0 -clock clk [get_ports d]
set_output_delay 1.0 -clock clk [get_ports y]
report_checks

复跑后，路径从 u_stage 到输出端口 y，经过 DFFX1 的时钟到 Q 弧和 BUFX1 的组合弧。以下摘录保留真实延迟与裕量：

exp-log
Startpoint: u_stage (rising edge-triggered flip-flop clocked by clk)
Endpoint: y (output port clocked by clk)
Path Group: clk
Path Type: max
   0.10    0.10 ^ u_stage/Q (DFFX1)
   0.05    0.15 ^ u_out/Y (BUFX1)
           0.15   data arrival time
           9.00   data required time
           8.85   slack (MET)
CASE_EXIT fixed=0

这份报告同时证明 u_stage 和 u_out 已解析到带时序弧的库单元：前者贡献 0.10 ns，后者贡献 0.05 ns，数据到达时间为 0.15 ns；10 ns 周期扣除 1 ns 输出延迟后，要求时间为 9.00 ns，得到 8.85 ns 正裕量。若只是黑盒链接成功，就不会得到这样的单元级路径。

验收顺序应是“无 module ... not found、实例出现在路径中、报告给出合理 slack”。链接修好但仍没有时钟路径时，再按 OpenSTA link 找不到 cell 修复后的端点检查 排查约束，不要回头盲目换库。

四、现场排查的四个边界 ​

read_liberty 没报错，不等于读对了库。 文件可能确实解析成功，却是另一套单元命名、另一类电压温度角，或者只含部分宏单元。判别依据仍是错误里的缺失名与库中定义是否对应，而不是“命令执行过”。多库环境还要确认目标库是否在链接之前全部读入，避免后读脚本覆盖了自己的假设。

实例名和单元名要分开改。 u_out 是设计里的实例标识，BUFX1 是被引用的定义。错误同时列出二者，是为了让读者从实例回到网表位置；把实例名随便改成 BUFX1 并不能补定义。层次设计中还可能出现同名实例位于不同父模块，文件与行号通常比全工程搜索实例名更可靠。

不要用全局替换制造“修复”。 同名缺失可能来自整批网表与库版本不匹配，也可能是单个拼写错误。前者应统一更换匹配的库和网表，后者才适合局部改名。全局把未知单元替换成缓冲器，会改变逻辑功能；即使随后出现 slack，也不是原设计的有效时序结论。

自动检查要同时看错误和预期报告。 本例已经证明退出码 0 可与 Error: 共存。脚本至少应把任何链接错误判为失败，并要求修复组出现目标起点、终点和 slack；只有 link_design top 这一行被执行，不足以证明设计可分析。对确实需要保留的黑盒宏，应单独登记宏名并提供相应时序模型，而不是为整个设计重新打开自动黑盒。

这四个边界可以压缩成一条原则：链接阶段解决“定义是否真实存在”，约束阶段解决“路径是否被检查”，报告阶段解决“结果是否满足要求”。跨阶段用一个表面现象替代另一个阶段的验收，最容易把缺失 cell 拖成隐蔽的空报告。

代码获取：完整 Liberty、两份网表、三份 Tcl 和运行脚本位于 geek-doc.cn/experiments/ts-opensta-link-missing-cell，安装 OpenSTA 后执行 bash run.sh 可复现三组对照。

实验环境 ​

  • 机器/系统：本地 Docker 容器，Ubuntu 24.04.5 LTS；宿主为 macOS 26.5.2。
  • 工具版本：OpenSTA 2.0.17，Debian 官方独立二进制包；未使用 OpenLane。
  • 日期：2026-10-31。
  • 完整命令：在实验目录执行 bash run.sh，依次运行 missing_cell.tcl、no_library.tcl、fixed.tcl，合并标准输出与标准错误并记录各组退出码。
  • 实验边界：experiment.lib 只有教学用 DFF 和缓冲器时序弧，不对应真实工艺；0.15 ns 到达时间与 8.85 ns 裕量只用于验证链接和报告链路。

这一篇在知识体系里的位置 ​

本篇处理时序分析之前的定义解析：库和网表尚未正确绑定，就没有必要先调 SDC。链接完成后，若时钟对象没有建立，转到 OpenSTA no clocks found 排查；若已有单元路径但端点未被约束，则转到 OpenSTA link 找不到 cell 后续端点排查。

总结 ​

OpenSTA link 找不到 cell 要按缺失范围分流：所有库单元都找不到时先查 read_liberty，只有个别实例失败时沿报错行号核对 cell 名。module not found 也可能指 Liberty 单元，不能靠空 Verilog 模块或黑盒掩盖。OpenSTA 2.0.17 中链接错误后退出码仍可能为 0；设置 set link_make_black_boxes 0、审计 Error:，再用 report_checks 确认实例时序弧和 slack，才算真正修复。