MOS 小信号模型：四个工作区、平方律、gm 与完整等效电路
更新时间：2026-09-25。在 逻辑门与晶体管 里，MOS 管是一个非通即断的开关：栅极高电平就导通，低电平就关断。数字电路靠这个开关吃饭，所以门级模型里只有「开 / 关」两个状态。但同样一个器件走进模拟电路，就要充当放大器、电流源、有源负载——这时「开」和「关」之间那条连续变化的转移曲线才是主角。本篇把 MOS 管从数字开关还原成一个有增益、有电阻、有电容的模拟器件，给出 MOS 小信号模型的完整推导。涉及门延迟与负载电容的工程影响，可对照 门电路电气特性；模拟设计为什么处处是折中，可先读 模拟电路为什么这么难。
本文要回答的问题
- MOS 管一共有哪几个工作区？截止、亚阈值、线性、饱和各自的电压条件和 IV 方程是什么？
- 饱和区的平方律公式长什么样？给定工艺参数，怎样手算一个管子的漏极电流？
- 跨导 gm 是什么？为什么它有三种等价表达式？gm/Id 设计法为什么在工程上流行？
- 沟道长度调制系数 λ 怎样让理想电流源变成有内阻的真实电流源？ro 怎么算？
- 完整的 MOS 小信号等效电路包括哪些元件？Cgs、Cgd 的 Miller 效应怎样放大输入电容？
- 为什么到了短沟道工艺，课堂上的平方律就不灵了？速度饱和是什么？
一、为什么数字开关模型不够用了
先固定符号约定。以下讨论以 NMOS 为例，PMOS 只是电压极性和电流方向全部反过来。三个端口电压都相对源极描述：Vgs 是栅源电压，Vds 是漏源电压，Vth 是阈值电压（threshold voltage，栅下刚形成导电沟道所需的最小栅压）。漏极电流 Id 约定从漏极流向源极为正。
数字模型说：Vgs 高于 Vth，管子导通，电阻近似为零；低于 Vth，关断，电流近似为零。这个抽象用来分析逻辑功能绰绰有余，却回答不了模拟电路的任何问题：放大器增益是多少？输出端能摆多大电压？带宽受什么限制？这些问题都取决于 Id 随 Vgs、Vds 连续变化的规律。
小信号分析的套路是「大信号定工作点，小信号做线性化」：先用直流偏置把管子固定在某个工作点 Q，然后在 Q 附近把非线性的 IV 关系泰勒展开、只保留一阶项，器件就变成了线性元件（受控源、电阻、电容）的组合，复杂的非线性电路于是可以用线性代数求解。
这套方法成立有一个前提：信号足够小。「小」是相对 IV 曲线的弯曲程度而言的——摆幅大到二阶项不能忽略，就会产生失真（谐波、增益压缩），线性模型随之失效。工程上用 THD（总谐波失真）等指标量化这个边界。对入门者只需记住：偏置决定管子工作在哪个区，小信号模型描述它在那个点附近对微弱信号的响应，两者是「选 operating point」和「算放大倍数」两层分工。本篇先建立大信号的分区 IV 方程，再逐个推导小信号元件，最后拼成完整的 MOS 小信号模型。
补充一个符号细节：所有公式都默认源极是电压参考点。实际电路里源极未必接地，源极负反馈电阻会同时改变增益和输出电阻；衬底（body/bulk）若与源极不同电位，还会通过体效应引入第二个输入端口。这些都是后话，先把最基本的共源、源衬同电位模型吃透。
二、四个工作区：条件、方程与一张分区地图
MOS 管的状态由 Vgs 和 Vds 两个电压共同决定。按 Vgs 是否超过 Vth、Vds 是否超过 Vgs−Vth，可以切出四个区域。先看一张输出特性平面（Id 对 Vds）上的分区示意：
各区的条件与电流方程汇总如下（长沟道平方律模型，先忽略沟道长度调制）：
| 工作区 | 进入条件 | Id 方程 | 电路里扮演什么 |
|---|---|---|---|
| 截止区 | Vgs < Vth（强反型以下） | Id ≈ 0（理想模型） | 数字关断、开路 |
| 亚阈值区 | Vgs ≲ Vth 的弱反型区 | Id ∝ exp(Vgs / nV_T)，指数律 | 微功耗电路、低压低偏置 |
| 线性区（三极区） | Vgs > Vth，Vds < Vgs−Vth | Id = μCox(W/L)[(Vgs−Vth)Vds − Vds²/2] | 压控电阻、开关导通电阻 |
| 饱和区 | Vgs > Vth，Vds > Vgs−Vth | Id = ½μCox(W/L)(Vgs−Vth)² | 放大器、电流源（本篇主角） |
几个要点展开说。线性区方程在 Vds 很小时退化成 Id ≈ μCox(W/L)(Vgs−Vth)Vds，即漏源之间等效为一个阻值 Ron = 1/[μCox(W/L)(Vgs−Vth)] 的线性电阻——传输门导通电阻、开关电源的功率管都工作在这个区，栅压越大，电阻越小。
饱和区与线性区的分界线是 Vds = Vgs−Vth，这个量叫过驱动电压（overdrive voltage），记作 Vov = Vgs−Vth。当 Vds 涨到 Vov 时，漏端的栅漏电压差 Vgd = Vgs−Vds 恰好降到 Vth，漏端沟道失去反型、被「夹断」（pinch-off）；Vds 继续增大，夹断点向源端移动，但多出来的电压全部降在夹断区，沟道源头的电流基本不再增长——曲线于是「饱和」。放大应用几乎总把管子偏置在饱和区，正是看上这里 Id 只听 Vgs 指挥、对 Vds 不敏感：一个由栅压控制的电流源。
亚阈值区常被数字教材忽略，却是低功耗设计的命脉。Vgs 略低于 Vth 时沟道并未完全消失，而是处于载流子浓度低于衬底的弱反型状态，电流随 Vgs 指数变化，形式类似双极型管：Id = I0(W/L) exp[(Vgs−Vth)/(nV_T)]，其中 V_T = kT/q ≈ 26mV（室温热电压），n 是亚阈值斜率因子，典型 1~1.5。这解释了芯片的待机漏电：千千万万个「关断」的管子各漏一点点纳安到微安，汇成整机的静态功耗。指数律还有一个推论：温度每升高一截，漏电就显著上一个台阶，所以待机功耗在高温下可能翻数倍，这是手机发热后掉电更快的原因之一。
再补 PMOS 的对应关系，避免套公式时符号混乱。PMOS 的载流子是空穴，正常工作时 Vgs 比 Vthp 更负（Vthp 本身约 −0.45V），Vds 也为负，电流从源极流向漏极。判据全部取绝对值即可：饱和条件是 |Vgs| > |Vthp| 且 |Vds| > |Vgs−Vthp|。手算 PMOS 时把 μ 换成空穴迁移率、电压取绝对值、心里把电流箭头反过来，公式形式与 NMOS 完全一致。
三、饱和区平方律：公式、工艺数字与算例
饱和区方程是整个模拟 CMOS 的基石，再写一遍并拆解每个量：
Id = ½ · μCox · (W/L) · (Vgs−Vth)²
- μ 是沟道载流子迁移率（mobility），电子约为 450cm²/(V·s)，空穴约 150cm²/(V·s)，所以同样尺寸的 PMOS 电流只有 NMOS 的三分之一到一半；
- Cox = εox/tox 是单位面积栅氧电容，εox ≈ 3.9ε0；tox 越薄 Cox 越大；
- μCox 合称工艺跨导参数，记作 k' 或 KP。给一组可直接用于手算的典型数字：0.18μm CMOS 中 μnCox ≈ 270μA/V²、μpCox ≈ 70μA/V²，Vthn ≈ 0.45V、|Vthp| ≈ 0.45V；0.5μm 老工艺 μnCox ≈ 100μA/V²、Vth ≈ 0.7V；先进纳米工艺 Vth 落到 0.25~0.35V 量级；
- W/L 是版图上沟道宽长比，是设计者手里唯一的几何旋钮。注意 L 指的是掩模上的版图沟道长度（drawn length），源漏横向扩散会使实际电学沟道略短，这也是工艺文件要标注有效长度 L_eff 的原因。
为什么平方律偏偏是平方？一句话直觉：Vov 增大时，一方面沟道里载流子浓度（电荷总量）随 Vov 线性增加，另一方面驱动载流子漂移的横向电场也随 Vov 线性增加，两个线性效应相乘，电流就成了 Vov 的二次函数。这个「电荷 × 速度」的视角比死记公式更耐用，第七节讲速度饱和时还要用到它。
算一个例子。0.18μm 工艺中一个 NMOS，W/L = 10/0.5（单位 μm），Vgs = 0.9V，则 Vov = 0.9−0.45 = 0.45V：
Id = ½ × 270μA/V² × (10/0.5) × 0.45² = ½ × 270 × 20 × 0.2025 μA ≈ 547μA
反着算也常见：要求 Id = 1mA、Vov 取 0.2V，则 W/L = 2Id/(μCox·Vov²) = 2000/(270×0.04) ≈ 185，即需要 W/L ≈ 185/1 的宽管——可见低 Vov 换高电流要付出面积代价。平方律还给出一个手算速查关系：Id 与 Vov 的平方成正比，Vov 翻倍电流变四倍；而 Vov 通常取 0.15~0.3V，这是增益、面积、余量之间的经验区间。
四、跨导 gm：三种表达式与 gm/Id 设计法
跨导（transconductance）gm 是小信号模型的第一个、也是最重要的元件参数，定义为漏电流对栅压在工作点处的偏导：
gm = ∂Id/∂Vgs
物理意义一句话：栅源电压每抖动 1mV，漏极电流变化多少。把饱和区平方律代进去求导：gm = μCox(W/L)(Vgs−Vth)。再借助 Id 的平方律表达式消元，可以得到三个完全等价的形式：
| 表达式 | 形式 | 适用的设计视角 |
|---|---|---|
| 按偏置电压 | gm = μCox(W/L)·Vov | 已知 Vgs、Vth |
| 按电流和过驱动 | gm = 2Id / Vov | 定好 Id 和 Vov，最常用 |
| 按电流和尺寸 | gm = √(2μCox(W/L)·Id) | 定好 Id 和 W/L |
沿用第三节的算例：Id ≈ 547μA、Vov = 0.45V，gm = 2×547μA/0.45V ≈ 2.43mS（毫西门子），即 vgs 每变 1mV，Id 变约 2.4μA。
三个式子算的是同一个 gm，区别只在已知条件：版图阶段知道 W/L 和偏置电压用第一式；系统级设计通常先定电流预算和 Vov，用第二式最顺手；分析同一支路里管子尺寸对增益的影响时第三式最直观。还要注意 gm 不是越大越好：gm 大意味着同样信号摆幅下电流变化剧烈，偏置功耗和非线性失真都可能恶化，它服务于增益和带宽目标，而不是独立的优化对象。
工程上还有一个不依赖平方律、在短沟道依然成立的设计量：gm/Id（电流效率，单位 V⁻¹）。它的含义是每消耗 1A 偏置电流换来多少跨导。长沟道强反型下 gm/Id = 2/Vov：Vov 越大效率越低；进入亚阈值区，gm/Id 趋近理论上限 1/(nV_T) ≈ 25~38V⁻¹。典型工程口径：强反型 8~12V⁻¹，中等反型 12~20V⁻¹，弱反型 20V⁻¹以上。设计放大器时先按增益和带宽目标选定 gm/Id，再查工艺库曲线反推 Vov 和 W/L，比死守平方律可靠得多，这套 gm/Id 方法学是模拟工程师的日常手艺。偏置电流的具体产生方式见 电流镜与偏置产生。
五、沟道长度调制 λ 与输出电阻 ro
理想平方律说饱和后 Id 与 Vds 无关，曲线是水平直线，输出电阻无穷大——真实器件并非如此。Vds 增大时夹断点向源端移动，有效沟道长度缩短，电流随 Vds 微微上翘，这就是沟道长度调制（channel-length modulation）。修正办法是在饱和方程上乘一个因子：
Id = ½μCox(W/L)(Vgs−Vth)²·(1 + λVds)
λ 是沟道长度调制系数，单位 V⁻¹，其数值大致与沟道长度成反比：长沟道管 λ 小、电流源「硬」。经验上 λ ≈ 1/(V_E·L)，0.18μm 工艺 L=0.5μm 时 λ 约 0.08~0.12V⁻¹；把 L 加大到 1μm，λ 可降到 0.04V⁻¹以下。这就是电流镜、放大器的输出管常刻意取长沟道的原因。
电流随 Vds 变化意味着漏源之间存在一个有限的小信号输出电阻：
ro = (∂Id/∂Vds)⁻¹ ≈ 1/(λ·Id)
仍用算例：Id = 547μA、λ = 0.1V⁻¹，ro ≈ 1/(0.1×0.547mA) ≈ 18.3kΩ。ro 是放大器增益的天花板之一：共源放大器的本征增益 Av = gm·ro，本例约 2.43mS×18.3kΩ ≈ 44。想要高增益，要么加大 L 提高 ro（牺牲速度和面积），要么减小 Vov 提高 gm——没有免费的午餐，这正是 模拟电路为什么这么难 里反复出现的折中。
顺带厘清一个常见困惑：ro 和线性区的 Ron 是两个完全不同的电阻。Ron 是大信号电阻，描述管子完全打开、Vds 很小时漏源之间的导通压降，是开关电源和传输门关心的量；ro 是饱和区的小信号增量电阻，描述电流源「够不够硬」，数值通常是几十 kΩ 到 MΩ 量级，而 Ron 只有几 Ω 到几百 Ω。两者连工作区都不同，不要混用同一个符号。
六、完整小信号等效电路：受控源、ro 与 Miller 效应
把前述参数画在一起，就得到饱和区 MOS 的低频小信号等效电路：栅极与源、漏之间开路（栅氧绝缘，直流输入电阻无穷大）；漏源之间是一个压控电流源 gm·vgs 与输出电阻 ro 并联；衬底若不接源极，还有第二个受控源 gm_b·vbs（体效应，本篇从略）。加上高频时必须考虑的寄生电容，完整模型如下图：
寄生电容主要来自三个部分：Cgs（栅-沟道电容，饱和区约 (2/3)Cox·W·L）、Cgd（饱和区因夹断只剩重叠部分，约 Cox·W·Lov，Lov 是横向扩散重叠长度，典型几纳米到二十纳米）、以及漏源结对衬底的结电容 Cdb、Csb。它们在低频可忽略，却是带宽和瞬态功耗的决定因素。
Cgd 虽然数值最小，却因为跨在输入和输出之间而最危险：共源放大器的输出是输入的反相放大，增益为 −Av，输出电压摆幅是输入端的 Av 倍，流过 Cgd 的电流被这个电压差放大，在输入端看来等效于接了一个容量被放大的电容。直观地说，栅端电压刚抬一点，漏端就反向甩下一大截，Cgd 两端的电压变化量是两者之和，于是从栅端索取的电荷也成倍增加。推导反馈电容的密勒定理给出输入电容：
Cin = Cgs + Cgd·(1 + Av)
这就是 Miller 效应（密勒效应）：若 Av = 10，Cgd 在输入端等效为 11 倍。一个 0.5fF 的小电容可能变成几 fF 的输入负担，直接压低放大器带宽、拖慢逻辑门的上升沿。数字侧的表现可对照 门电路电气特性 中的延迟与负载分析。版图上减小 Cgd（缩短栅宽、减少漏端面积）和电路上用 Cascode 结构屏蔽 Cgd，都是围绕 Miller 效应做文章。
七、短沟道现实：平方律失效与速度饱和
需要诚实地说明：上面整套平方律是长沟道模型，在今天的深亚微米、纳米工艺上只在很窄的范围内成立。沟道缩短后，沿沟道的纵向电场（沿 Vds 方向）急剧增强。载流子漂移速度 v = μE 在线性区随电场增长，但硅中电子在电场约 1V/μm 时速度趋近极限 vsat ≈ 10⁷cm/s，不再加快，这就是速度饱和（velocity saturation）。
速度饱和后，电流不再随 Vov 平方增长，而近似线性：Id ≈ W·Cox·vsat·(Vgs−Vth)。后果有三个：
- 平方律变线性律，gm 趋于常数 W·Cox·vsat，加大 W/L 和电流不能无限抬高 gm；
- gm/Id 整体下降，同样的电流买到的增益更少，短沟道模拟设计因此更依赖实测模型；
- 最小可工作 Vds（饱和电压）从 Vov 变成几百 mV 的固定量，低压设计受限。
此外短沟道还出现阈值随沟道长度下降（Vth roll-off）、漏致势垒降低（DIBL，Vds 升高使 Vth 降低）等效应。工业实践因此不再手算平方律，而是用厂商提供的 BSIM 模型加仿真，平方律退化为「数量级估算和直觉判断」的工具；gm/Id 方法之所以流行，正因为它只依赖仿真曲线、不假设平方律。DIBL 在输出曲线上还表现为 Vds 越大电流越早上扬，等效于 ro 进一步变差，这是纳米工艺里高增益设计越来越吃力的根源。
学习路径上可以这样分配精力：平方律要练到两分钟手算出 Id、gm、ro，因为它能在仿真器给出离谱结果时帮你判断量级、定位错误；但真正定版图尺寸时，以工艺手册的 gm/Id 曲线和仿真为准，不必和仿真结果「讲道理」。对电路设计者，长沟道小信号模型——gm、ro、Miller、电流源——在短沟道里形式不变，只是参数取值不同，这就是它至今仍是模拟 CMOS 第一课的理由。
这一篇在知识体系里的位置
- 想从器件结构理解 Vth 和栅氧从哪来 → 逻辑门与晶体管 与 CMOS 工艺系列 CMOS 制造流程；
- 想看这些 gm、ro 参数怎样变成实际放大器和电流源 → 电流镜与偏置产生；
- 想理解寄生电容在数字电路里的延迟代价 → 门电路电气特性；
- 想知道模拟设计为什么要在增益、带宽、功耗间反复妥协 → 模拟电路为什么这么难；
- 想看短沟道效应的工艺根源与器件演进 → FinFET 与 GAA 对先进节点的影响。
总结
MOS 小信号模型就是：按 Vgs 与 Vth、Vds 与 Vov 的关系把器件分为截止、亚阈值、线性、饱和四区，放大应用偏置在饱和区并用平方律 Id=½μCox(W/L)Vov² 估算电流（0.18μm：μnCox≈270μA/V²、Vth≈0.45V），在工作点线性化得到跨导 gm（三种等价表达式，gm/Id 是不依赖平方律的设计指标）、由沟道长度调制 λ 决定的输出电阻 ro≈1/(λId)，再加上 Cgs、Cgd 等寄生电容——其中 Cgd 经 Miller 效应放大成 Cgd(1+Av) 主导输入电容；短沟道下速度饱和使平方律退化为线性律，但 gm+ro+Miller 的小信号电路骨架依然成立。