SerDes 链路预算：信道损耗与 TX/RX 均衡能力的账本怎么算
更新时间：2026-11-03。做 SerDes 系统设计的人迟早要回答一个问题：这条信道——两片芯片之间隔着封装、过孔、几十厘米 PCB 走线和一个连接器——在目标速率下到底跑不跑得通？回答它不能靠把 CTLE 拧到最大再碰运气，而要先算一本账：信道在奈奎斯特频率处吃掉多少 dB，发送端 FFE 能预先补回多少，接收端 CTLE 与 DFE 又能消化多少，两边一抵还剩多少裕量。这本账就是 SerDes 链路预算（link budget）。均衡器各自的电路原理见 SerDes 均衡：CTLE 与 DFE 怎么把闭合的眼图重新撑开，面对具体信道怎么选组合见 SerDes 均衡选型：CTLE、DFE 与 TX FFE 按信道怎么组合。本篇只讲系统级的算账方法，不重复均衡器内部实现。
读这张对比卡抓住一条主线：链路预算的输出只有三种结局——绿、黄、红。绿色预算里均衡器只是配角，黄色预算里系统级算账和统计眼仿真是签核依据，红色预算里继续拧均衡旋钮是死路，必须回到信道或速率层面解决问题。后面四节的内容，就是把一个还没画原理图的方案快速判进这三档之一。
本文要回答的问题
- 一条 SerDes 信道的损耗由哪几段构成，为什么损耗要在奈奎斯特频点而不是直流处相加？
- 损耗的 dB 数怎么换算成接收端实际看到的电压幅度？−3 dB、−17 dB 分别意味着信号还剩多少？
- TX FFE、RX CTLE、DFE 的「补偿能力」分别值多少 dB，它们能不能直接相加？DFE 到底能不能补损耗？
- 回波损耗、NEXT/FEXT 串扰、随机噪声这些不写进插损曲线的损伤，在账本里占哪一行？
- 预算算不平的时候，先换板材、降速率、改编码还是加均衡，动作顺序是什么？
一、链路预算的基本恒等式：信道吃多少，均衡补多少，剩下的是裕量
SerDes 链路预算的骨架是一个简单的恒等式：
接收端裕量 = 发送摆幅预算 − 信道总损耗 + 均衡有效补偿 − 噪声与不确定度预留
电压、dB、UI（单位间隔，一个比特的时间窗）在不同行里混用，但思想一致：链路的每一级都在消耗或恢复信号的垂直余量（眼高）与水平余量（眼宽）。信道是纯支出项，均衡是收入项，PVT（工艺、电压、温度）与老化是必须预留的不可预见费。
预算之所以按 奈奎斯特频率（Nyquist frequency，NRZ 下等于比特率的一半）单点起算，是因为码元跳变携带的能量集中在这个频点附近：10 Gbps NRZ 的奈奎斯特频率是 5 GHz，信道在 5 GHz 处的衰减直接决定主标（main cursor）相对前后标还剩多高。直流损耗通常不到 1 dB，看直流是自欺欺人；真正决定眼图闭不闭的是高频滚降。
需要立刻补上的一句警告是：奈奎斯特单点只是筛查工具，不是签核工具。两条都标着 −17 dB@5 GHz 的信道，一条平滑滚降、另一条在 4.2 GHz 处因过孔残桩有个深凹陷，跑起来的误码率可以差几个数量级。本节的 dB 账本负责快速判档，第六节会讲清什么时候必须升级到全频响 S 参数统计眼仿真。
二、信道侧账本：把封装到连接器的损耗逐段相加
信道不是一个均质电阻，它是一串物理特性完全不同的段落级联。预算的第一步是把它拆开，逐段查损耗再相加。下图按 10 Gbps NRZ、奈奎斯特 5 GHz 的设计取值示例画出了各段损耗与累积值，这是一个教科书级的典型账本，不对应某一款具体板材或连接器的实测。
读这张图抓住两件事：其一，级联系统的 dB 是相加的，五段各自看起来都不算夸张，加起来就是 −17 dB 的大账；其二，最大支出项是 PCB 走线（−10 dB），它也是设计者最能动的一段——长度、板材、走线宽度都在自己手里，而封装和连接器的损耗在选型时基本就锁死了。
各段损耗的典型构成与可改动手段如下表，数值仍是 10 Gbps NRZ、5 GHz 频点下的设计取值示例，用来教记账方法，真实项目必须以板材厂商参数、连接器 S 参数模型和叠层仿真替换。
| 信道段 | 典型损耗 @5 GHz | 损耗主要来源 | 设计者能动什么 |
|---|---|---|---|
| TX/RX 封装（BGA 扇出、基板、键合） | −2 dB | 基板走线介质损耗、BGA 球栅出线不连续、bond wire 电感 | 选封装基板材料、优化球映射与出线，定型后几乎不可改 |
| PCB 过孔（收发两侧合计） | −2 dB | 残桩（stub）反射、反焊盘过小、差分孔不对称 | 背钻去掉残桩、优化反焊盘、必要时用盲埋孔 |
| PCB 走线（约 50 cm） | −10 dB | 介质损耗（随频率线性增长）、导体趋肤损耗（随 √f 增长）、玻纤抖动 | 板材等级、走线长度、线宽与参考平面连续性 |
| 高速连接器（1 个） | −3 dB | 接触件电感、pin-map 里地孔不足、壳体谐振 | 连接器系列选型、信号/地孔分配 |
| 合计 | −17 dB | — | 走线与过孔是主要优化杠杆 |
这张表对应一个重要的工程直觉：信道预算首先是物理设计预算，其次才是均衡预算。板材从普通 FR4 换成中损耗、低损耗材料，50 cm 走线在 5 GHz 处可能直接省出 3–5 dB；把过孔残桩背钻掉，能同时改善插损和回损。这两件事不花一瓦硅片功耗，是最便宜的 dB。
三、dB 与电压的换算：−17 dB 意味着信号只剩 14%
很多人对 dB 的直觉是模糊的，而链路预算恰恰要求在 dB 和电压之间来回切换。换算只有一条公式：差分电压幅度比等于 10 的「dB 数除以 20」次方——
V_RX / V_TX = 10^(损耗dB / 20)
注意分母是 20 不是 10，因为这是幅度比（电压），不是功率比。下表给几个设计中反复出现的锚点：
| 信道损耗 | 电压幅度剩余比例 | 1.0 Vppd 发送摆幅到达接收端 |
|---|---|---|
| −3 dB | 0.707 | 707 mVppd |
| −6 dB | 0.501 | 501 mVppd |
| −10 dB | 0.316 | 316 mVppd |
| −17 dB | 0.141 | 141 mVppd |
| −20 dB | 0.100 | 100 mVppd |
10 Gbps 示例里 1.0 Vppd 的发送摆幅经过 −17 dB 信道后，接收端引脚只剩约 141 mVppd。这还只是总能量；由于高频被吃得比低频狠，脉冲被展宽成拖尾，这 141 mV 里有相当一部分会以码间串扰（ISI，前后比特的能量串到当前判决时刻）的形式出现，未经均衡时眼图的实际张开可能只有十几毫伏甚至完全闭合。
这也解释了为什么只看奈奎斯特单点不够。预算的下一层必须看 S 参数全频响——二端口网络的散射参数，其中 S21 是正向插入损耗、S11/S22 是收发端看到的回波损耗。S21 曲线偏离光滑拟合线的程度称为插损偏离度（ILD），过孔残桩、连接器阻抗失配会在曲线上砸出凹陷，凹陷处的能量被反射而不是衰减，CTLE 这类线性均衡器补不回反射造成的能量重分布。回波损耗一般要求在奈奎斯特频点内优于 −10 dB，苛刻链路要求 −15 dB。
串扰是另一本独立账。相邻 aggressor（攻击线）通过电场、磁场耦合过来的噪声分两种：NEXT（近端串扰，耦合回发送端一侧，在连接器和相邻过孔处最凶）和 FEXT（远端串扰，沿平行走线累积）。签核时通常用功率和把所有攻击线的贡献合成 PSNEXT/PSFEXT，并在频域积分成 ICN（积分串扰噪声）毫伏数。记住这个数字的性质：它是随机噪声一样直接压眼高的，第六节会看到这决定了 DFE 对它无能为力。
四、均衡侧账本：FFE、CTLE、DFE 各值多少 dB，什么不能补
信道账算完后算收入账。三种均衡器的「补偿能力」在设计取值示例中的账本如下，示例沿用上面的 −17 dB@5 GHz 信道：
| 均衡手段 | 示例有效补偿 | 补偿机理 | 代价与边界 |
|---|---|---|---|
| TX FIR FFE（前冲+后冲） | 约 6 dB 高频相对提升 | 发送端预畸变，压低低频、抬高高频，在源头反演信道滚降 | 主标摆幅同比例下降（示例约 −2.5 dB），加重过度反而提前闭眼；细节见 SerDes 发送端 FIR 均衡 |
| RX CTLE（连续时间线性均衡） | 约 +10 dB@5 GHz peaking | 零极点网络抬高频增益，把滚降曲线拉平 | 高频噪声与串扰被同比放大；peaking 过档出现过补偿，调参方法见 SerDes 眼图均衡调参 |
| RX DFE（5 抽头判决反馈） | 消化残余 ISI，等效再清数 dB 确定性闭合 | 用已判决比特乘抽头系数，减掉后标拖尾 | 不放大噪声，但只能消后标 ISI；前标要靠 FFE，随机噪声、串扰、抖动都消不掉；有错误传播 |
| 合计效果 | 线性级后残余滚降约 1 dB，脉冲拖尾由 DFE 清干净，统计眼垂直裕量约 3 dB | — | 3 dB 是扣除 PVT 与噪声后的净值，不是三个 dB 数机械相加 |
这张表必须配一个关键说明，否则就是假账：三种均衡的 dB 数不能严格相加。FFE 的 6 dB 是发送频谱的相对形状，CTLE 的 +10 dB 是零极点在 5 GHz 处的增益峰值，DFE 根本没有连续意义上的「dB 增益」——它是对离散后标做减法。把它们在奈奎斯特单点上做一阶加总（−17 + 6 + 10 ≈ −1 dB）只用于早期判档；真正的账本要把收发模型和 S 参数级联，跑脉冲响应叠加和统计眼，读出百万比特分布意义上的眼高、眼宽与浴盆曲线。
由此可以正面回答一个高频误解：**DFE 能补「损耗」吗？**答案是只能补损耗的一半后果。信道损耗造成两件事——有用信号幅度下降，以及脉冲展宽形成确定性 ISI。DFE 对后者极其有效，且因为基于判决结果反馈、不像 CTLE 那样抬高频增益，它不放大噪声；但它对幅度下降本身毫无办法，对随机热噪声、串扰、电源抖动注入的随机抖动更是一笔都消不掉。所以噪声受限（noise-limited）的链路加 DFE 抽头是白加，ISI 受限的链路才物有所值。这正是选型篇 SerDes 均衡选型：CTLE、DFE 与 TX FFE 按信道怎么组合 里分档矩阵的物理根据。
五、噪声、串扰与 PVT：账本里不写进插损曲线的支出
插损曲线只描述了一条「安静且理想」的信道，真实链路还要预留四类支出来保住误码率（BER，比特误码率，示例目标 1e-12）。
接收端固有噪声决定垂直方向的最低需求。NRZ 在 BER 1e-12 时要求半眼高约为输入参考噪声标准差的 7 倍（高斯分布 Q(1e-12) ≈ 7.03），即整眼高约 14σ。若接收端输入参考噪声为 2 mV rms，统计眼高至少要留出 28 mV，再叠串扰才有得谈。
串扰预算在密背板上常常比信道损耗更早成为瓶颈。连接器区数十对差分线平行出线、过孔阵列串音，使 PSNEXT 毫伏数随线数按功率和增长。它和随机噪声一样吃眼高，且 CTLE 会连同信号一起放大它——这是黄色预算链路不敢把 peaking 开满的根本原因。SSN（同步开关噪声）经封装电源地感合入信号，机理与预算约束见 IO 同步开关噪声：SSN/SSO 噪声机理与抑制。
反射与阻抗不连续制造曲线凹陷和水平方向的余量损失：回波在链路上往返重入判决点，表现为与数据模式相关的确定性抖动，压缩眼宽。这类损伤预算里以 S11/S22 门限和 ILD mask 管控，不折进插损 dB。
PVT 与老化以「不可预见费」形式整笔预留，典型 2–3 dB：慢工艺角加高温下发送摆幅缩水、CTLE peaking 偏移、DFE 自适应收敛偏差；板材介质常数随温湿度漂移、长期老化使介质损耗上升；连接器接触电阻劣化。预算签核按最坏角做，典型角的 3 dB 裕量不是浪费，是量产良率和十年寿命的保险费。
六、预算不平时的动作顺序，以及 NRZ 换 PAM4 怎么重算账
当 −17 dB 信道对上均衡能力后净值为负，动作顺序不是「均衡开满」，而是按缺口大小分诊。下图给出系统级决策流，颜色区分了入口判定（红）、三类修复动作（橙）、余量预留（紫）与签核（绿）。
读这张决策流注意次序背后的成本逻辑：缺口在 2 dB 以内时，均衡重分配是零硬件成本动作，靠链路训练重搜系数即可；2–5 dB 的缺口靠旋钮补不上，但背钻、换板材、改连接器 pin-map 仍能在原速率下解决，代价是 BOM 和制板工艺；超过 5 dB 说明速率与物理信道根本失配，应当降速率，或者在 56G 以上场景转 PAM4 并强制配 FEC（前向纠错）。无论走哪条路，改完都要重新计入 2–3 dB 的 PVT/老化预留，再用全 S 参数统计眼签核，而不是回到奈奎斯特单点自证。
PAM4 不是「更先进的 NRZ」，它在预算账本上的写法完全不同，用 PAM4 救高损信道前必须先认这笔账：
| 预算维度 | NRZ（示例 10 Gbps） | PAM4（示例 56 Gbps，28 GBaud） |
|---|---|---|
| 奈奎斯特频点 | 5 GHz | 14 GHz（按波特率一半） |
| 眼图结构 | 一只眼，两电平 | 纵向三只眼，四电平 |
| 纵向眼高 | 满幅 | 每只眼约 1/3，叠加非线性约损失 9.5 dB SNR |
| BER 目标与 FEC | 1e-12 可裸奔或轻量编码 | 原始 BER 门限约 1e-5 量级，强制 RS-FEC（如 KP4）纠错到 1e-15 |
| 对反射/串扰/非线性 | 较宽容 | 极敏感，电平失配直接压缩三只眼 |
| 适用信道 | 约 15–25 dB@奈奎斯特仍可靠均衡救 | 波特率降一半换来穿透更宽带信道，但以 SNR 预算和 FEC 延迟（百纳秒级）交换 |
关键点是：PAM4 降低的是波特率（同比特率下奈奎斯特频点减半），而非信噪比要求——它的纵向预算反而更紧。PAM4+FEC 适用于「信道带宽实在不够、但 SNR 尚可」的场景，用编码增益换回 dB；噪声受限的红色预算链路换 PAM4 只会死得更快。两种调制的完整代价见 PAM4 SerDes 设计：从 NRZ 换到四电平要付出什么代价。
系统视角的协同（链路训练、PIPE 接口、封装联合签核）在 高速 SerDes 与 PCIe/CXL PHY：均衡、时钟、抖动与封装协同 里展开；实际把预算变成旋钮动作、读统计眼复核余量的闭环操作见 SerDes 眼图均衡调参：从眼高眼宽读数到 CTLE、DFE 动参的闭环。
这一篇在知识体系里的位置
本篇是 SerDes 簇里的系统级算账篇，位于「原理」与「调参」之间：
- 向上承接：信道与均衡为什么存在——SerDes 均衡：CTLE 与 DFE 怎么把闭合的眼图重新撑开、PAM4 SerDes 设计：从 NRZ 换到四电平要付出什么代价。
- 向下落地：一条具体信道配哪几种均衡见 SerDes 均衡选型：CTLE、DFE 与 TX FFE 按信道怎么组合；发送端 FIR 系数怎么定见 SerDes 发送端 FIR 均衡：前冲、主抽头与后冲系数的定量设计；拿到链路上怎么读眼、怎么动 CTLE/DFE 见 SerDes 眼图均衡调参。
- 横向关联：封装侧噪声预算见 IO 同步开关噪声 SSN/SSO；完整 PHY 系统协同见 高速 SerDes 与 PCIe/CXL PHY。
总结
SerDes 链路预算的本质是一本两侧对账的 dB 账本：把封装、过孔、走线、连接器在奈奎斯特频点的插损逐段相加（10 Gbps 示例合计 −17 dB，对应 1.0 Vppd 到接收端只剩约 141 mVppd），再用 TX FFE 的预畸变、CTLE 的高频 peaking 和 DFE 对残余 ISI 的判决反馈逐项去抵，扣除随机噪声、串扰与 2–3 dB 的 PVT/老化预留后，统计眼仍保有约 3 dB 垂直裕量才算平账；dB 加总只能用于早期判档，签核必须回到全频响 S 参数与统计眼；DFE 只消确定性后标 ISI、不补随机噪声与串扰；预算不平时按缺口大小依次走均衡重分配、改信道结构、降速率或转 PAM4+FEC，顺序颠倒就是在为最便宜的 dB 付最贵的代价。