物理验证与版图交接：布线数据怎样变成可流片的 GDS（S6）
上一站 S5 三把尺签收了电气正确性；本站回答另一个问题：这块几何真的能被造出来、且造出来和原理图是同一个电路吗？ 干净之后产出的 GDSII/OASIS 是交给晶圆厂的「法律文件」。下一站 S7 掩模数据准备（本系列后续篇目）把它变成光罩。
一、本站在数据总图上的位置
二、核心概念：为什么需要 GDS 这一层
S2–S5 流转的网表/DEF 主要是「逻辑 + 抽象物理」。但晶圆厂不认 Verilog，它要的是逐层的多边形几何：每一块金属、每一个通孔、每片有源区的精确坐标。GDSII（老牌二进制格式）与 OASIS（为十亿多边形重写的现代格式）就是这种几何的通货。本站把「单元摆在 DEF 坐标上 + 每个单元的 GDS 几何」组装成整块芯片的完整版图。
三个数据视图必须版本一致（在 S3 就强调过）：综合用 LIB、P&R 用 LEF、本站拼版用 cell/macro GDS——它们是同一颗库单元的三张面孔。
三、输入清单
| 输入 | 格式 | 来源 | 要求 |
|---|---|---|---|
| 布线后 DEF/网表 | DEF/Verilog | S4/S5 | 与 S5 签收版本同源 |
| 标准单元/宏版图 | GDS/OASIS | 库团队/IP 厂 | 与 LIB/LEF 同版、已签核 |
| PDK 规则套 | rule deck（SVRF 等） | 晶圆厂 | 与目标工艺/版本锁定 |
| LVS 对照网表 | SPICE/门级网表 | S5 最终网表 | 必须是最终 ECO 后版本 |
| layer map | 映射表 | 工艺/后端 | 逻辑层号↔GDS layer/datatype |
| 电源域信息 | UPF | S3 | 供 PERC 多电源域检查 |
layer map 是本站特有的高危数据：P&R 内部层名、GDS layer 编号、代工厂编号三套命名靠它翻译。map 写错一层（漏层、错位、datatype 错），拼出的 GDS 就缺金属或通孔，且未必在第一时间报错。
四、四类检查：它们各自回答什么
| 检查 | 全称/问的问题 | 典型违例 |
|---|---|---|
| DRC | Design Rule Check：几何能不能造 | 间距(space)、宽度(width)、包围(enclosure)、密度不足 |
| LVS | Layout vs Schematic：版图与原理图是不是同一电路 | 短路、开路、器件尺寸/数量不符、floating net |
| ANT | Antenna：制造过程中天线效应 | 长线直连栅极积累电荷击穿栅氧 |
| ERC/PERC | Electrical / Power-aware Rules：电与电源域 | 悬空/短路引脚、多电源域隔离/电平移位缺失 |
- DRC 管「造得出」，LVS 管「电路对」，两者独立：DRC 全绿仍可能 LVS 对不上（连错线），反之亦然。
- PERC 是低功耗时代的关键：它沿 UPF 电源域检查隔离单元/level shifter/电源域连通，弥补普通 LVS「只看通不通、不看属于哪个域」的盲区。
五、dummy fill：一个会「回灌」的本站特有动作
为满足金属密度规则（某些工艺区域金属太少，化学机械抛光 CMP 后厚度不均），工具会插入无连接的 dummy metal。问题是：fill 虽然不连电路，却增加耦合电容，改变寄生参数。因此严谨的流程在 fill 之后要：
- 用 fill 后的最终版图重新提取 SPEF；
- 回到 S5 复签 STA（必要时功耗/IR），确认新增寄生没把时序推过线。
把 fill 当成「纯制造步骤、签完就不管」是本站典型漏项。
六、输出清单
| 输出 | 格式 | 下游 |
|---|---|---|
| golden GDSII/OASIS | .gds/.oas | S7 掩模数据准备/晶圆厂 |
| DRC/LVS/ANT/PERC clean 报告 | 报告+waiver | 流片评审、质量留档 |
| fill 后版图 | GDS/OASIS | 回提 SPEF |
| 层映射/拼版日志 | map/log | 数据可追溯（X1） |
所有未修违例必须有已评审 waiver（为什么可接受、谁批准），随 GDS 一起进 tape-out 包。
七、典型交接事故
| 事故 | 根因 | 如何拦住 |
|---|---|---|
| 拼出的版图缺金属/孔 | layer map 漏层/错 datatype | map 与 PDK 版本对拍、层清点检查 |
| LVS 对不上 | 对照网表非最终 ECO 版 | LVS 网表强制取 S5 签收版 |
| 时序硅上变差 | dummy fill 后没回提 SPEF | fill→重提取→S5 复签门禁 |
| 用错单元几何 | cell GDS 与 LIB/LEF 不同版 | 库三视图同版基线 |
| 多电源域漏隔离 | 只跑 LVS 没跑 PERC | UPF 驱动的 PERC 列入必跑 |
相关与延伸
- 上一站 S5 签核枢纽；下一站 S7 掩模数据准备。
- 版图格式细节见 F8 GDSII/OASIS 与现有 EDA 数据格式与标准；多电源域检查呼应 低功耗验证。
- 工具矩阵见 EDA 工具全矩阵。
总结
S6 用同版的单元 GDS 把布线几何组装成完整版图，靠 DRC 保证「造得出」、LVS 保证「电路对」、ANT/PERC 保证制造与电源域安全，再经 dummy fill 与回提复签，产出作为流片法律文件的 golden GDSII/OASIS；本站最隐蔽的坑是 layer map 漏层和 fill 改了寄生却没回 S5 复签。