极客工场

Appearance

共 1,395 字预计阅读约 5 分钟

存储推断：怎么写出一块 RAM，而不是一堆触发器 ​

更新时间：2026-09-12。本文是「集成电路大类 · 芯片设计」**进阶层（intermediate）数字逻辑第四十六篇。寄存器堆给出了行为模型，但综合器到底把它变成触发器、LUT RAM 还是 BRAM/SRAM 宏，取决于写法细节。这一篇讲透存储推断（memory inference）**的规则和可综合模板。

本文要回答的问题 ​

  • 综合器凭什么决定一个数组是 FF、分布式 RAM 还是 Block RAM？
  • 为什么「异步读」几乎一定推断不出 BRAM？为什么加复位会破坏 RAM 推断？
  • 单口、简单双口、真双口 RAM 的可综合模板分别怎么写？
  • FPGA 和 ASIC 在存储推断上有什么不同？
  • 怎么在综合报告里确认真的推断成了 RAM？哪些反模式会让你「写着 RAM 得到一堆 FF」？

一、三种结果，面积差几十倍 ​

结果触发条件（典型）特点
触发器堆异步读 + 复位、小规模、不规则寻址最灵活可复位、最费面积
分布式/LUT RAM（FPGA）异步读的数组用 LUT 当存储，不占 BRAM，容量小
Block RAM / SRAM 宏同步读、时钟沿写、无逐位复位面积功耗最优，大容量首选

关键分水岭是读是否同步。BRAM/ASIC SRAM 是时钟驱动的宏，只支持「寄一拍」的同步读；若 RTL 写 assign dout = mem[addr]（地址变输出立即变），FPGA 只能用 LUT 拼（分布式 RAM），ASIC 则可能退化成触发器+MUX。

二、综合器的推断判据 ​

综合器按一组模式识别规则决定是否给你 RAM：

  • 读在时钟沿内（always_ff @(posedge clk) q<=mem[a]）才可能映射 BRAM/SRAM；连续赋值/组合读 → 分布式/FF；
  • 写也是时钟沿、写使能控制；写优先模式（write-first/read-first/no-change）要和宏支持的对得上；
  • 数组不要复位：if(rst) mem<=... 或在沿里整体清零通常直接阻止 RAM 推断（RAM 宏没有逐位复位），只对少数寄存器/输出可复位；
  • 寻址用变量（寄存器值）而不是常量切片；不要对整个数组做运算/归约；
  • 端口数量、位宽、时钟数匹配器件库的单口/简单双口/真双口 RAM；
  • 初值用 initial + $readmemh（仿真/部分 FPGA 支持上电加载），而非复位。

三、三套可综合模板 ​

verilog
// 1) 单口同步 RAM（一个时钟，同口读写）——最稳的 BRAM 模板
logic [DW-1:0] mem [0:DEPTH-1];
always_ff @(posedge clk) begin
  if (we) mem[addr] <= din;
  q <= mem[addr];          // 同步读；write-first 可写 q<=din
end

// 2) 简单双口（1 写口 + 1 异步无关读口，各自地址）
always_ff @(posedge clkw) if (we) mem[waddr] <= din;
always_ff @(posedge clkr) q <= mem[raddr];

// 3) 真双口（两口都能读写）——把上面各复制一套 A/B

FPGA 上：单口/双口同步 RAM → Block RAM（UltraRAM 等大容量）；浅而异步读 → 分布式 LUT RAM；很小或需复位/多口 → FF。ASIC 上同步读的规则数组会被识别为可交给 SRAM compiler 宏（或 RF 编译器）替换的 instance，前端先按行为 RAM 写、后端用宏替换并做时序/面积核对。

四、反模式与怎么确认结果 ​

常见「写着 RAM 却得到一堆 FF」：读写成组合/异步读却期望 BRAM；给数组加了复位；同一块里混多种位宽或不规则写（如只在某些条件写部分位且库不支持）；用 for 循环扫整个数组；地址位宽/深度和任何库宏不匹配；把 RAM 和大量周边逻辑揉在一个 always 里使工具不敢推断。

确认方法：看综合日志/报告中的 inferred memory / RAM macros / Block RAM 利用率（应出现一块 mem_reg 映射到 bram 或 SRAM），并核对资源报告里 BRAM 被占用而非 FF 数量暴涨；必要时显式例化器件库的 RAM 原语/宏彻底锁定行为。功能上还要对宏的写优先模式、使能、字节写使能（write enable per byte）、可选输出寄存器（再打一拍提频率）做匹配。

与现有篇目的衔接 ​

总结 ​

一句话总结：同一个二维数组会被综合成触发器堆、分布式 LUT RAM 还是 Block RAM/SRAM 宏，面积相差几十倍，分水岭是「读是否同步、数组是否复位、寻址与端口是否规则」——只有在时钟沿内同步读、时钟沿带写使能写、且数组不做逐位复位时，综合器才敢映射到 RAM 宏，assign dout=mem[addr] 的异步读在 FPGA 上只能变分布式 RAM、在 ASIC 上退化成 FF+MUX；可综合模板分单口、简单双口（独立读写口/时钟）、真双口三套，初值用 initial+$readmemh 而非复位，写优先模式要和库匹配；反模式包括给数组加复位、组合读却期待 BRAM、不规则位写、全数组运算等；最终一定要查综合报告里的 inferred memory/BRAM 占用，确认期望的宏真的生成、而不是 FF 数量悄悄爆掉，ASIC 流程再用 SRAM compiler 宏替换并做时序面积核对。