极客工场

Appearance

共 1,644 字预计阅读约 5 分钟

芯片引脚与 IO：pad ring、电平标准，为什么 IO 要单独供电 ​

更新时间：2026-09-05。本文是「集成电路大类 · 芯片设计」**入门层（beginner）**第二十三篇新正文。布局规划 里说硅片四周围了一圈 pad ring，封装入门 会讲芯片怎么装进外壳。这一篇讲芯片「里外之间」的那道关：内部低压逻辑怎么和外部板级世界安全对话——IO 单元、电平转换、静电保护和单独供电。

本文要回答的问题 ​

  • 芯片内部和外部引脚之间，为什么不能直接一根线连出去？
  • 「core 电压」和「IO 电压」为什么是两套电源（VDD、VDDIO）？
  • pad、IO 单元、ESD 各是什么？高速口为什么要专门 PHY？
  • 引脚多少为什么影响芯片成本和封装选择？

一、里外是两个世界 ​

芯片内部核心逻辑（core）在很低电压下工作以省电、提频——先进工艺 core 电压可能只有 0.7~0.9V（见 芯片功耗从哪来 的 V² 效应）。但芯片外部（PCB 板上）信号常是 1.8V、3.3V，老系统甚至 5V。内外电压不一致，而且：

  • 外部引脚可能被人手摸到、被静电（ESD）打一下——电压可达上千伏，会瞬间击穿内部娇嫩的晶体管；
  • 外部走线长、负载电容大，需要更强的驱动能力；
  • 不同外设可能用不同电平标准。

所以芯片边缘需要一圈专门的 IO 单元（I/O cell） 来做「翻译 + 保护 + 驱动」，它们围绕 die 排成一圈，叫 pad ring（焊盘环）。

二、一个 IO 单元里有什么 ​

  • 焊盘（pad）：硅片上一块大金属方块，用细金线/凸点连到封装引脚，是芯片内外的物理连接点（见 封装入门）。
  • 电平转换（level shifter）：把内部 0.8V 的 0/1 翻译成外部 3.3V 的 0/1，或反之——否则低压管会被高压打坏。
  • ESD 保护电路：引脚旁的泄放通路，把静电高压导向电源/地，保护内部电路。ESD 是芯片失效的常见原因，IO 环专门强化。
  • 输出驱动（driver）：可调驱动强度（drive strength）的大尺寸管，能推动板上长走线和负载电容；
  • 输入缓冲 / 施密特触发：整形外部输入信号、抗噪；
  • 上拉/下拉、三态控制：可配置空闲电平，inout 口可设高阻。

三、为什么 IO 要单独供电（VDD 与 VDDIO） ​

芯片通常有多组电源引脚：VDD（core 核心逻辑低压，如 0.8V）和 VDDIO（IO 环供电，随外部电平标准定，如 3.3V/1.8V），各自还有地 VSS。原因：

  • IO 必须按外部电平标准供电才能输出正确电压，不同 bank 甚至可以用不同 VDDIO 对接不同电压的外设；
  • IO 驱动大负载时电流瞬间很大，和敏感的核心逻辑分开供电可避免噪声串扰（也利于 电源完整性/IR drop）。

这也是为什么看芯片手册会有多个 VDD/VDDIO/VDDA（模拟供电）引脚（见 怎么读芯片手册）。

四、普通 IO 与高速 PHY ​

  • 普通数字 IO：GPIO、UART、SPI、I2C 这类低速/中速信号，用标准 IO cell，配常见电平标准（LVCMOS 3.3/1.8V 单端；LVDS 差分抗干扰用于稍高速）。
  • 高速串行口：DDR、PCIe、USB、以太网 SerDes 速率达几~几十 Gbps，普通 IO 跟不上，要用专门的 PHY（模拟/混合信号接口 IP）——做并串转换、均衡、时钟恢复，通常以硬核形式提供（见 混合信号边界常识、IP 核是什么）。

五、引脚数为什么影响成本 ​

引脚（pad）要沿芯片四周排列，引脚越多芯片要做得越大（pad-limited，芯片面积被引脚环而非逻辑决定），封装也要更多针脚/球（QFN/BGA），成本上升。所以设计时要精打细算引脚复用（pin mux，一个引脚通过寄存器配置切换成 GPIO/UART/I2C 等不同功能，见 寄存器表与地址解码）。

六、这一篇在知识体系里的位置 ​

总结 ​

一句话总结：芯片内部核心逻辑在 0.8V 上下的低电压下省电运行，而外部板级世界常是 1.8/3.3V、走线长负载大、还会有上千伏静电，因此不能直接连线、必须在 die 四周布置一圈 IO 单元（pad ring）——每个 IO 单元含连向封装引脚的焊盘 pad、把内外电压互相翻译的电平转换、泄放静电保护内部晶体管的 ESD 电路、推动板级负载的输出驱动、输入整形和上拉/三态控制；正因为 IO 要按外部电平标准供电且驱动大电流会产生噪声，芯片把核心电源 VDD（低压）和 IO 电源 VDDIO（随外部标准、可分 bank）分开供给，普通 GPIO/UART 用标准单端/差分 IO，而 DDR/PCIe/USB 等高速串行口要用专门的模拟 PHY 硬核；引脚数还会因 pad 环周长和封装针脚直接影响成本，所以靠引脚复用（pin mux）精打细算——IO 环是娇嫩的片上数字世界与嘈杂高压的板级世界之间那道必经的「翻译与防护关」。