光罩 OPC：掩模版制造、衍射畸变与光学邻近校正
更新时间：2026-09-25。在 光刻原理 里，掩模版（photomask，业内常称光罩、reticle）只是光路中一块带图样的板子；但这块板子本身是一条独立的精密制造线，先进节点一套光罩的价格已经超过一栋楼。版图数据从 GDSII/OASIS 出发，并不会原样写到掩模上——为了对冲光的衍射，工程师要先把图样「故意画歪」，这就是本篇主角 OPC（Optical Proximity Correction，光学邻近校正）。掩模的使用场景在 CMOS 前端制造全流程 里一层对一块，而最先进的反射式掩模则属于 EUV 光刻 的世界。
本文要回答的问题
- 掩模版的物理结构是什么？石英基板和铬吸收层各起什么作用？
- 电子束和激光写版各怎么工作？为什么先进掩模写一块要十几个小时？
- 一套掩模到底多少钱、随节点涨了多少倍？一块掩模能曝光多少片晶圆？
- 衍射会让直角变圆、线端缩短，OPC 用哪些手法对冲？衬线、偏置、锤头、散射条分别管什么？
- 相移掩模 PSM 和逆光刻 ILT 又比 OPC 多做了什么？EUV 掩模为什么是反射式的，pellicle 是什么？
一、掩模版的结构：石英基板与铬吸收层
量产用的二元掩模（binary mask）是一块 152mm×152mm、厚 6.35mm 的方形板，行业标准号 6025。板的本体是合成熔融石英（fused silica），选它有三个理由：在曝光波长下高度透明（193nm 透过率超过 90%）；热膨胀系数极低，照明光长期烤着也不变形；表面能抛到亚纳米粗糙度。基板表面再溅射一层约 50~100nm 厚的铬吸收层（Cr，含少量氧氮），铬在深紫外下几乎不透光且与石英附着牢固，电路图样最终就由这层铬的「有」与「无」来表达。铬层之上还会做一层薄薄的铬氧化层用来抗反射，减少写版和检测时的反光。
除了最经典的铬，KrF/ArF 节点大量使用 OMOG（Opaque MoSi on Glass，钼硅不透明层），它在 193nm 下的光学常数和刻蚀工艺窗口比铬更好；而相移掩模用的是约 6% 透过率的 MoSi 半透层。掩模上的图形是晶圆图形的 4 倍——光刻机以 4:1 缩小投影，所以掩模上一条 400nm 的线，印到晶圆上是 100nm，写版精度要求因此比直接画晶圆宽容 4 倍。一块掩模上通常排布多个芯片版图副本，外加对准标记、套刻测量标记和监测图形。
掩模的边角还有一组容易被忽略的细节：基板侧面做了倒角和标识，基板上激光刻着唯一编号、工艺层别、版别（原厂版/副本版）和条码，晶圆厂靠这套身份系统管理上千块掩模的流转；图形区四周设有一道边框（scanner bar），里面塞进线宽监测、套刻、焦点能量矩阵（FEM）等测量图形，光刻机每扫一场会顺带把这些图形也印在切割道里，工程师无需破坏产品区就能逐片监控工艺。掩模出厂前要在 200℃ 以上长时间烘烤除气，否则真空腔里释放的有机物会污染镜头。
二、写版流程：激光、电子束与多电子束
掩模制造（mask making）是光刻工艺的微缩翻版：基板清洗后旋涂对电子束或激光敏感的光刻胶，用写版机把版图数据逐点「画」进胶里，显影后以胶为掩模刻蚀铬层，去胶清洗，再经过缺陷检测、修复，最后贴上 pellicle 交付。
写版机（pattern generator）是整条线最贵的环节，分三代技术。激光直写用声光偏转的紫外激光束扫描，速度快但束斑受光学衍射限制，适合 0.25μm 以上的成熟层，至今仍在成熟节点大量服役。可变成形电子束（VSB，Variable Shaped Beam）把电子束整形成一个个小矩形或三角块，每打一枪曝光一个图形片段——版图被拆成几百万到上亿个 shot，先进 OPC 掩模的 shot 数随图形复杂度暴涨，单块掩模写十几个小时很平常，这也是 OPC 数据要做碎片压实（fracture）的原因。最新的多电子束写版机（multi-beam，以 IMS 的 26 万束并行系统为代表）让上万个微小电子束同时写，写版时间不再随数据复杂度变化，这为后面要讲的 ILT 曲线图形扫清了制造障碍。
写版之外，掩模数据准备（MDP）本身也是重活：GDSII/OASIS 数据先经过 OPC、再做邻近效应校正（电子在胶和铬里会背散射，要按周围图形密度反补剂量）、图形拆分、格式转换成写版机的 shot 列表，一套先进掩模的数据处理量以 TB 计。
写版车间的环境控制比晶圆厂更极端：一块掩模要服务几万片晶圆，任何一次落尘都会被放大几万次，所以写版、检测、修复都在 ISO 3 级（每升空气大于 0.1μm 的颗粒不超过 3 个）甚至更高级别的洁净间里进行，关键设备内部还要充洁净氮气流。掩模在工序间全部放在标准的双片盒（SMIF pod）里自动转运，尽量不让人手和开放空气接触。也正因为写版慢、环境贵，掩模厂的交付周期通常以周计——这是流片排期里必须预留的硬等待。
三、掩模成本与寿命：一套光罩多少钱
掩模是典型的一次性固定投入：不随产量摊薄到零，而是先付全款、再用产量摊薄。成本随节点的暴涨主要由三件事驱动：层数增多（多重曝光让一层版图拆成两到四块掩模）、写版与检测时间拉长、EUV 掩模毛坯本身极贵。
| 工艺节点 | 全套掩模数量（约） | 全套掩模成本（行业估算） | 备注 |
|---|---|---|---|
| 28nm | 40~50 块 | 约 100~150 万美元 | 单块 ArF 掩模数万美元 |
| 16/14nm | 50~60 块 | 约 300 万美元 | 开始大量使用浸没式多重曝光 |
| 7nm | 80~90 块 | 约 900~1000 万美元 | 关键层多为 SADP/SAQP 拆分 |
| 5nm | 80 余块 | 约 1200~1500 万美元 | EUV 切入，单块 EUV 掩模 20 万美元以上 |
| 3nm 及以下 | 90 块以上 | 约 2000 万~3000 万美元 | High-NA EUV 掩模预计更贵 |
数字按业界（IBS 等）公开估算取整，各家工艺差异很大，但量级可靠：从 28nm 到 3nm，一套光罩涨了约 15~20 倍。这直接决定了流片门槛——开一颗 3nm 芯片，光掩模钱就是上亿美元人民币的量级，没把握的设计只能走 MPW 拼单。
那一块掩模能用多久？掩模在光刻机里并不接触晶圆，正常使用没有机械磨损，寿命的敌人是污染和清洗。每曝光两三千到五千片晶圆，颗粒或胶雾会累积，掩模要下线清洗；每次清洗都有轻微损伤风险，行业经验是一块掩模可承受约二三十次清洗。综合下来，一块带 pellicle 的 ArF 掩模典型寿命内可曝光 2 万~5 万片晶圆，保养极佳、工况简单的能做到 10 万片以上；EUV 掩模因为 pellicle 更娇嫩、单片曝光价值更高，管理更保守。量产芯片通常出货几百万片，所以同一套掩模会准备多份副本（work mask）轮换，原始的那块「母版」往往只用来翻制副本、不直接上机。
四、衍射造成的图形畸变
在 光刻原理 的分辨率公式 R=k1·λ/NA 里，越先进的层 k1 越逼近 0.25 的物理下限，意味着衍射只被「勉强」收进透镜，图形传递必然失真。设计版图上一个规规矩矩的直角矩形，投影到光刻胶上会出现三类典型畸变。
其一是边角圆化（corner rounding）：角点的衍射光向两个方向散开，光强达不到阈值，直角变成圆角。其二是线端回缩（line-end shortening）：一条短线的末端光强往两侧泄漏，显影后线的两个头各自缩短几十纳米，短线可能直接变成更短的一截，对接孔都够不着。其三是疏密偏差（iso-dense bias）：同样宽度的线，孤零零一根（iso）和夹在密集阵列里（dense）印出来宽度不一样——密集线的衍射光互相「借光」，孤立线没有，两者 CD 可以差十几到几十纳米；相邻图形靠近时还会出现线端互相拉扯的「桥接」倾向。
这些畸变是确定性的物理过程，不是随机误差：给定图形环境和光学参数，可以用光刻仿真精确算出来。既然失真可预测，就能提前在掩模上做反向补偿——这正是 OPC 的思想。
这里要区分「邻近效应」在两个环节的不同含义。光刻里说的光学邻近效应（optical proximity）指光的衍射在晶圆胶上造成的失真，由 OPC 补偿；写版时说的电子束邻近效应（e-beam proximity）指电子打进胶层和铬层后发生前向、背向散射，一束电子实际曝光的范围远大于束斑，导致密线处剂量叠加、图形发胖，由剂量调制（dose modulation）补偿。两者物理机制不同、校正工具也不同，但思想完全一致：先建模预测失真，再反向补回来。理解这一点，就抓住了整条掩模数据链的主旋律。
五、光罩 OPC：衬线、偏置、锤头与散射条
OPC 就是在掩模数据阶段把图样预先改成一个「怪形状」，让衍射后的结果恰好回到设计者想要的矩形。它是一套已经发展了三十年的工程方法，常用手法可以和畸变一一对应：
- 衬线（serif）：在内角或外角反向添加小方块，用衍射光把圆掉的角「补」回直角，也有在角点挖掉一块的反衬线；
- 锤头（hammerhead）：在线端做一个加宽的 T 形或哑铃形端头，补偿线端回缩，保证短线够得着对面的接触孔；
- 偏置（bias）：按图形疏密给线条整体加几纳米或减几纳米，让 iso 和 dense 印出来一样宽；
- 散射条（SRAF，Sub-Resolution Assist Feature）：在孤立线两侧放上比可印尺寸还细的小线条，它们自己不会印到晶圆上，却改变了衍射级次分布，让孤立线「看起来」像处在密集环境里，一举解决疏密偏差。
早期 OPC 靠规则（rule-based）：工程师把「线宽多少、间距多少就补多少」做成查找表，跑得快但精度有限。先进节点主流是基于模型的 OPC（model-based OPC）：把掩模边缘切成一小段一小段（edge fragment），对每一段做光刻仿真算出该段边缘的落点误差，再迭代移动这些片段直到落点收敛到目标 CD。一个先进层的 OPC 要跑上万个 CPU 核时甚至更多，是流片后端计算量的大头。OPC 后的掩模还必须通过掩模规则检查（MRC）：加出来的衬线不能小于写版机极限、不能互相碰到，否则掩模造不出来。
六、PSM 相移掩模与 ILT 逆光刻
OPC 只动图形的几何形状，相移掩模（PSM，Phase Shift Mask）则直接调相位。光透过相邻窗口时如果被人为错开 180° 相位，在交界处两束光相消干涉，本该模糊的边界被压出一条暗线，对比度显著提升。主流有两种：交替式 PSM（alt-PSM，Levenson 型）把相邻透光区一深一浅做成严格 180° 相位差，效果最好但版图要做相位分配、会遇到「相位冲突」，工艺复杂；衰减式 PSM（att-PSM）用约 6% 透过率的 MoSi 半透层代替铬层，暗区漏一点光且相位恰好相反，图形边缘自我增强，制造简单，是 ArF 层的绝对主力。
逆光刻技术（ILT，Inverse Lithography Technology）把思路反过来：不再问「这个矩形怎么补」，而是直接把「晶圆上想要的图形」作为目标，反向求解「掩模上透光率该怎么分布」才能在给定光学系统下最接近目标。数学上这是一个逆向优化问题，解出来的掩模往往是边缘蜿蜒、带大量曲线触手的有机形状——传统 VSB 电子束写这种曲线要拆成天文数字的 shot，过去算得出来、造不出来；多电子束写版机成熟后写曲线和写矩形同样快，ILT 才真正落地，在接触孔层和 EUV 层用得越来越多。ILT 常和光源-掩模协同优化（SMO）一起做：照明光瞳形状和掩模图形联合反算，把整套光学系统当成一个优化对象。
七、EUV 掩模：反射式结构、pellicle 与缺陷修复
13.5nm 的 EUV 光会被一切材料强烈吸收，没有任何基板能让它透过，所以 EUV 掩模从透射式变成反射式，结构从上到下完全不同：顶层是钽基吸收层图案，下面一层钌（Ru）保护层，再下面是约 40~50 对钼/硅（Mo/Si）交替薄膜构成的多层反射镜，靠层间布拉格反射把约 13.5nm 的光反射出去（正入射反射率最高约 70%），最底下是石英基板和背面的导电铬层（供光刻机静电吸盘固定）。光以 6° 斜角入射，斜线方向会产生阴影效应（mask 3D effect），OPC 必须额外补偿。吸收层有任何缺陷，都会被反射光路忠实放大，因此 EUV 掩模毛坯的缺陷标准极其苛刻——多层膜内一个几十纳米的凹坑就能毁掉一颗芯片。
Pellicle（保护膜）是张在掩模图形前方、离图形几毫米的一层薄膜，作用是把落下来的颗粒挡在焦外：颗粒落在 pellicle 上时成像虚化、不影响图形，落在掩模上则是硬缺陷。ArF pellicle 是聚合物薄膜，技术成熟；EUV pellicle 必须同时满足极薄（约几十纳米，否则 13.5nm 光两次穿过就被吃光）、耐高热（曝光中薄膜可升到几百摄氏度），一度是 EUV 量产最难啃的部件之一，现在多为碳纳米管或多晶硅薄膜。
最后一道防线是检测与修复。检测用高分辨率光学或电子束平台做「die-to-die」（相邻副本互比）或「die-to-database」（与版图数据逐点比），EUV 还需要同波长（actinic）反射检测才能看清多层膜埋着的缺陷；修复则用纳米机械针、聚焦离子束（FIB）或电子束诱导气体刻蚀，把多余的铬/钽点掉，把缺失处精确补回。无法修复的底层毛坯缺陷还可以做「图案移位」——把电路图案在掩模上平移，让缺陷恰好落在图形间隙里。每一块出厂掩模都要做到零致命缺陷，因为它的下一站就是几万片晶圆。
这一篇在知识体系里的位置
- 想理解 OPC 补偿的衍射与 k1 极限从哪来 → 光刻原理：掩模、曝光与分辨率公式；
- 想看掩模数据最初的版图格式与整条数据链 → GDSII 与 OASIS 版图格式；
- 想看反射式掩模背后的光源、真空与量产难题 → EUV 光刻：光源与量产难点；
- 想知道一层一块掩模在制造流程里怎样被消费 → CMOS 前端制造全流程 FEOL。
总结
光罩 OPC 的全貌是：6.35mm 石英板加铬吸收层、由电子束（及最新多电子束）逐图形写成，全套成本从 28nm 的百万美元涨到 3nm 的两三千万美元、单块掩模可印几万片晶圆；衍射必然带来圆角、线端回缩和疏密偏差，OPC 用衬线补角、锤头补线端、偏置调疏密、散射条把孤立线伪装成密集线，PSM 用 180° 相消干涉增强边界，ILT 直接反算出曲线掩模，而 EUV 时代掩模变成 Mo/Si 多层膜反射式、加超薄 pellicle 和零容忍的检测修复。