CMFB 环路稳定性：差模主环与共模环分开判稳，共模建立时间怎么算
更新时间：2026-11-03。全差分放大器里其实跑着两条反馈环：一条是读者熟悉的差模主环，决定增益、带宽与差分建立；另一条是 共模反馈 CMFB 环，负责把输出均值钉在基准电平上。入门篇回答了「为什么必须有 CMFB」，开关电容共模反馈回答了「离散时间检测器怎么实现」，本篇接着回答工程上最容易翻车的问题：两条环各自怎么判稳、怎么补偿、共模建立时间怎么估。稳定性判据的通用语言（Bode 图、极点、相位裕度）与 两级运放补偿：Miller 电容的极点分裂完全一致，建立时间的两段模型则与运放建立时间：slew 段与线性段的分界互为对照。
本文要回答的问题
- 为什么说全差分运放是「一个放大器、两条独立环路」？差模半边电路和共模半边电路是怎么拆出来的？
- 共模环路增益由哪几段相乘得到？电阻平均、源随检测、开关电容三种检测器各给共模环带来什么极点？
- 共模环的单位增益频率应该比差模环快还是慢？「CMFB 必须更快」错在哪里，两环抢极点又是怎么回事？
- 共模建立时间由哪两段组成？0.1% 的共模精度为什么要等约 7 个时间常数？
- 仿真时如何把两条环分别断开测量？启动上电和共模扰动恢复要观察什么？
一、一个放大器，两条独立环路
全差分运放有两个对称的输出端 Vout+ 与 Vout−。把信号分解为差模分量 Vd = Vout+ − Vout− 和共模分量 Vc = (Vout+ + Vout−)/2，利用电路的对称性（odd/even mode decomposition，奇模/偶模分解），可以把一个二阶问题拆成两个一阶问题：差模激励下两个输出反相摆动，共模激励下两个输出同相摆动，理想对称时两条通路互不影响。
差模半边电路就是常规的单端运放：VCMFB 节点对差模信号是交流地——两个输出的反相波动在检测点互相抵消，误差放大器对差模不响应，调节阀门（PMOS 负载栅或尾电流栅）纹丝不动。共模半边电路则是另一个放大器：两个输出同相升降，检测器把均值取出，误差放大器放大「均值与基准之差」，再通过阀门同时拉动两侧负载电流。两条环经过同样的晶体管、挂在同样的输出节点上，环路增益、单位增益频率、相位裕度却完全是两套数。
这张概念卡是全篇的地图：左中右分别是两条环的身份、它们共享的资源，以及设计收尾的验收口径。需要特别记住第三组——两条环在物理上并不独立，输出节点的同一个高阻极点同时出现在两条环路增益里，这正是后面「抢极点」问题的根源。下表先把两条环的关键参数并排摆清。
| 维度 | 差模主环 | 共模（CMFB）环 |
|---|---|---|
| 控制对象 | Vout+ − Vout− | (Vout+ + Vout−)/2 |
| 反馈网络 | 片外/片上电阻或电容网络 β_dm | 片内检测器 β_sense + 误差放大器 |
| 阀门状态 | VCMFB 栅为交流地，阀门不动 | VCMFB 栅为控制端，两侧同步调流 |
| 环路增益 | T_dm = A_dm·β_dm，典型 60–80 dB | T_cm = β_sense·A_err·A_valve，典型 40–60 dB |
| 设计示例 | UGF_dm = 200MHz，PM 65° | UGF_cm 取 0.5–1 倍 UGF_dm，PM 55–70° |
| 主极点 | 通常在 OTA 输出或 Miller 电容处 | 常在检测器输出或误差放大器内部 |
| 致命失败模式 | 差分闭环振荡、建立振铃 | 共模钉到电源轨、低频振荡调制两输出 |
二、共模环路增益的三段构成
断开共模环、沿环走一圈，共模环路增益是三段乘积：T_cm(s) = β_sense · A_err(s) · A_valve(s)。第一段是检测器的传递函数 β_sense，电阻平均网络在理想情况下 β_sense = 1/2（两个大电阻取均值），源随检测近似 1，开关电容检测在时钟频率足够高时等效为 1/2；第二段是共模误差放大器把检测值与 VCM 基准相减并放大；第三段是「阀门到输出」的共模增益 A_valve，例如同时拉动两个 PMOS 负载栅时，输出均值随栅压变化的跨导乘以输出阻抗，量级约为 g_mp·R_o。
这三段各自带极点，共模环的相位账要逐段记：检测器在电阻平均方案里有一个 R_s 与检测节点电容形成的极点，R_s 动辄兆欧级，这个极点可能意外地低；源随检测器本身带宽高，但源随管要吃掉一部分输出摆幅，且其增益随共模电平变化；开关电容方案等效电阻 R_eq ≈ 1/(f_s·C_s) 与采样电容形成离散时间极点，本质上是 z 域环路，每周期只修正一次，建立速度的天花板直接是时钟频率。
读这张图抓住两条闭合路径：实线箭头是共模环，从输出取均值、放大、调阀门、再回到 OTA；虚线代表差模主环借道外部反馈网络，它经过同一个输出节点却不进 CMFB 框——阀门栅对差模是死的。两种环的物理重叠只有输出节点一处，但这一处已经足够让补偿决策互相牵连。
三种检测器对共模环频率形状的影响差别很大，选型时不能只看直流增益：
| 检测方式 | β_sense | 引入的极点/限制 | 主要代价 | 典型场合 |
|---|---|---|---|---|
| 电阻平均 | 0.5 | R_s·C 节点极点，R_s 常达兆欧级 | 大电阻占面积、加重输出负载、限制摆幅 | 连续时间、宽带放大器 |
| 源随器检测 | ≈1，随电平漂移 | 源随本身带宽高，极点靠后 | 吃 headroom、需偏置电流、增益随 VCM 变 | 低电源电压以外的高速设计 |
| 开关电容 | 等效 0.5 | 离散时间，每时钟周期修正一次 | 时钟馈通毛刺、需要若干周期建立 | SC 滤波器、流水线 ADC、低静态功耗 |
误差放大器这一段还有一个常被忽略的细节：它本身可能是一个多级放大器，自带内部极点。不少工程师把注意力全放在 OTA 主体上，结果共模环的相位裕度被一个毫瓦级的小误差放大器悄悄吃掉——共模环里任何一个有源级都要计入环路的极点清单，没有「辅助电路可以随便搭」这回事。
三、两条环怎么补偿：UGF 怎么定，极点怎么抢
先破除一句流传甚广的口诀：「CMFB 环路必须比差模环路快」。检测器理想时对差模信号完全透明，共模环不需要跟踪快速差分摆动，所以共模环在原理上不必更快；但共模环也不能太慢——开关电容电路每相的电荷注入、上下电时序、近邻通道耦合都会制造共模扰动，若共模环在一个时钟相内建立不完，残余共模误差会通过器件失配转化为偶次失真，表现为差分通路的建立误差。工程上常用的落点是 UGF_cm ≈ (0.5～1) × UGF_dm：给出一个具体设计示例，差模环 UGF_dm = 200MHz、相位裕度 65°，共模环取 UGF_cm ≈ 100～150MHz、相位裕度 55～70°，两边都远离各自的非主极点。
真正的风险是「抢极点」。输出极点是两条环共用的：如果差模环用 Miller 补偿把输出极点推高（极点分裂），共模环看到的输出极点位置也跟着变；反过来，若在检测器输出端加接地电容压低共模环 UGF，这个电容也可能通过版图寄生和失配漏进差模通路。两环 UGF 若落在同一十倍频程内，任何失配（检测器不完美对称、误差放大器有限共模抑制）都会让两条环从「数学上解耦」退回「物理上耦合」，实测表现为差模阶跃响应上叠加一层缓慢的共模调制包络。
补偿的具体手法与差模环同源：共模误差放大器内部可做 Miller 电容形成主极点；电阻平均方案可在检测节点并小电容，人为把共模环主极点压到带宽以内；开关电容方案则主要靠选采样电容与时钟频率，让 R_eq 决定的等效拐点低于 f_s/10 量级，避免离散时间效应与连续时间极点交织。所有补偿都遵循同一条纪律：UGF 必须落在最近的非主极点之外足够远（通常留 2～3 倍频程），相位裕度目标 60° 上下，与 两级运放补偿的判读方法完全一样。
下图把共模环稳定性的分析与修复流程一次画全。蓝色节点是断环测量动作，红色是判据分叉，橙色是补偿调整，紫色是瞬态收尾；注意补偿修改后要回到对应环路重测，差模和共模的复测入口不同。
流程里两个判定节点的地位不同：②不通过说明主放大器补偿有问题，先修差模；⑤不通过时，若问题出在检测器极点或误差放大器，则只动共模侧补偿、回到④复测，避免为修共模把已经达标的差模环改坏。这也是把两环分开判稳的实际价值——改一条环时心里清楚该回归测哪条。
四、共模建立时间：slew 段、指数段与 6.9τ
环路稳定只保证不振荡，建立时间回答「多快落到误差带内」。共模建立与运放建立时间的差分版本同构，也是两段拼接。
大信号段（slew limited）：上电瞬间两个输出可能贴着某条电源轨，共模误差最大，误差放大器输出饱和，阀门以极限电流对负载电容与补偿电容充放电，输出均值以固定摆率 SR_cm 移动。SR_cm 由阀门能提供的最大调变电流除以被充电容决定，这一段耗时 t_slew = ΔV_cm / SR_cm。启动工况是 t_slew 最长的场景——共模要从电源轨走回 VDD/2；正常工作中最大的共模阶跃则来自 SC 电路换相时的电荷注入。
小信号段（linear settling）：进入误差放大器线性区后，闭环共模响应近似单极点系统，时间常数 τ_cm = 1/ω_cm,cl。对单位反馈形式的环路，ω_cm,cl 约等于环路的单位增益角频率 ω_unity,cm = 2π·UGF_cm（严格值要乘以实际反馈系数，差共模同理）。误差按指数衰减：ε(t) = ε0·e^(−t/τ_cm)。进入误差带 δ 所需时间为 t_lin = −τ_cm·ln δ。几个常用精度应背下来：
| 相对误差带 δ | 所需线性建立时间 | 折合 τ_cm |
|---|---|---|
| 1% | 4.6 τ_cm | ≈ 4.6 |
| 0.1% | 6.9 τ_cm | ≈ 7 |
| 0.01% | 9.2 τ_cm | ≈ 9 |
代入设计示例：若 UGF_cm = 100MHz，τ_cm ≈ 1/(2π×10⁸) ≈ 1.6ns，0.1% 线性建立约需 11ns；但启动时若共模要摆 0.9V、SR_cm 只有 150V/μs，仅 slew 段就要 6ns，总建立时间是两段相加而不是取小者。开关电容系统还要再加一条离散时间约束：每个时钟周期只修正一次，若 R_eq·C_s 对应的等效带宽不够，共模要花若干个时钟周期才收敛——仿真里直接看时钟周期数最可靠。
共模建立与差分建立的关系有三点必须在设计评审时讲清。其一，系统误差带是二者之和：差分信号即便建立完美，共模残余会经检测器失配与输入对失配漏进差分支路，14 位 ADC 这类应用要给共模误差留明确预算（通常占总误差带的 10～20%）。其二，差模大摆幅可能把输入/输出管推进非线性区，瞬时改变共模增益，所以共模恢复应在差分满幅阶跃的同时观察，而不是只测小信号。其三，启动时序上 CMFB 必须在主放大器使能时已经闭合，脱离反馈的上电过程会把输出钉在轨上，恢复时间可能数倍于正常扰动恢复——数字上电序列要让 VCM 基准先稳定、再放开 OTA 偏置。
五、仿真实操：两条环分别怎么断、怎么测
差模环的测法与普通运放一致：在外部反馈环路中串入理想电感（AC 短路、DC 直通的断环元件）或 STB 探针，差模注入，扫 T_dm 的幅频相频曲线，读 UGF 与相位裕度，工艺角下逐一回归。
共模环在 VCMFB 阀门栅节点断开最干净：该节点对差模本就是交流地，断它不扰动差模工作点。激励方式是给两个输出注入同相、等幅的共模小信号（或直接在断口处注入），沿环跑一圈测 T_cm；检测器的负载效应要用零回报比（return ratio）口径或正确的断环负载保留，否则直流工作点正确但交流增益虚高。开关电容系统用周期 AC（PAC）或直接瞬态逐周期观测，不要拿连续时间 AC 结果对离散时间环路下结论。
瞬态验收做两个场景：上电启动（输出从轨上回到 VCM 的全过程，测耗时与是否振铃）和共模扰动恢复（在两个输出上用脉冲电流源注入同相扰动，观察回到误差带的时间与包络阻尼）。同时叠加差分满幅阶跃，确认大信号差分摆动不会拖出共模长尾。所有 AC 与瞬态项目都要过工艺角与温度、电源拉偏——共模环里的大电阻和误差放大器偏置对 corner 远比主放大器敏感。
六、设计检查表
把上述流程压成可在评审会上逐项打勾的清单，分五类。思维导图给出分类骨架，表格给出每项的判据和不达标时的动作。
| 检查项 | 目标/判据（设计示例口径） | 不满足时怎么办 |
|---|---|---|
| 输出直流共模 | 落在 VCM ±5mV 内，corner 下不越界 | 提高 A_err 或 T_cm 直流增益 |
| 阀门栅工作点 | 离电源轨 ≥ 过驱动电压，留调变余量 | 重定偏置、加宽阀门管、降 VCM 目标 |
| 差模环 | UGF_dm = 200MHz，PM_dm ≈ 65° | 调 Miller 电容/调零电阻，见两级运放补偿篇 |
| 共模环带宽 | UGF_cm ≈ 100～150MHz（0.5～1 倍差模） | 调误差放大器电流或检测节点电容 |
| 共模环裕度 | PM_cm 55～70°，GM ≥ 10dB | 定位最低极点的来源级，加局部补偿 |
| 两环隔离 | UGF 错开、输出极点在两环中都留足裕度 | 压低共模环 UGF 或改善检测器对称性 |
| 启动建立 | 上电全过程无轨上钉死、无振铃 | 调整上电时序：基准先稳、偏置后开 |
| 扰动恢复 | 0.1% 误差带满足 t_slew + 6.9τ 预算 | 增阀门调变电流提升 SR_cm，或提高 UGF_cm |
| SC 附加项 | 共模在规定时钟周期数内收敛、毛刺可接受 | 增大 C_s/提高 f_s，加滤波小电容 |
| Corner 回归 | 上述全部项目 ss/ff、温度、电源拉偏通过 | 以最差角重做补偿，禁止只验典型角 |
检查表的使用顺序建议与第五节的流程图一致：先直流、后差模 AC、再共模 AC、最后瞬态与 corner。实践中超过一半的 CMFB 返工都死在最后两行——典型角下共模环裕度漂亮，慢角里检测大电阻把极点拖低，PM_cm 直接转负。
这一篇在知识体系里的位置
本篇是共模反馈主题的稳定性深文：概念与连续时间/开关电容两种检测器的入门读共模反馈 CMFB：全差分运放的隐形稳定环，离散时间检测器的等效电阻与时钟细节读开关电容共模反馈；环路判稳的 Bode 图方法与 Miller、RHP 零点话题读两级运放补偿：Miller 电容的极点分裂，建立时间的 slew/线性分界与测量手段读运放建立时间：slew 段与线性段的分界；输入侧能承受多大共模摆幅见运放输入共模范围，开关电容系统的时钟背景见开关电容电路。
总结
CMFB 环路稳定性的全部要点可以收成一句话：全差分运放是两条共享输出节点的反馈环，差模主环和共模环必须各自断开、各自测环路增益与相位裕度、各自补偿；共模环路增益是检测、误差放大、阀门三段乘积，UGF_cm 取差模环的 0.5～1 倍而非盲目求快，两环带宽要拉开以免经失配耦合；共模建立时间按 slew 段加 τ_cm 指数段相加估算，0.1% 精度至少留 6.9τ，启动时序保证 CMFB 先于主放大器使能，并在全部工艺角下用上电与扰动两类瞬态完成验收。