极客工场

Appearance

共 4,860 字预计阅读约 16 分钟

FPGA BUFGMUX 无毛刺时钟切换：BUFGMUX_CTRL/BUFGCTRL 的双沿选择与保持机制 ​

一个系统里挂着两个时钟源是常事：板载晶振负责上电启动，链路跑通后要切到收发器恢复出来的恢复时钟；主用时钟芯片和备用时钟要做冗余倒换；同一个逻辑块在不同工作模式下要吃不同频率。时钟怎么送进每一个触发器由 FPGA 时钟区域与 BUFG 讲清了，本篇回答紧接着的问题：运行中要在两路已经存在的时钟之间换源，怎么换才不会把芯片切死。 Xilinx 7 系列给出的专用单元是 BUFGMUX（原语名 BUFGMUX_CTRL，更底层的通用形态叫 BUFGCTRL），Intel/Altera 一侧对应的是 clkctrl 时钟网络控制单元里的多路能力，叫法不同，要解决的问题完全一样。

本文要回答的问题 ​

  • assign clk_o = sel ? clkA : clkB; 看起来天经地义，为什么上板后下游触发器会偶发发疯？
  • 数据线上的毛刺大多被触发器滤掉，为什么时钟树上一个几 ns 的窄脉冲就能让系统崩溃？
  • 标准的无毛刺切换电路靠什么保证「旧钟最后一个脉冲完整、新钟第一个脉冲不短」？
  • BUFGMUX_CTRL / BUFGCTRL 的 I0、I1、S、CE、IGNORE 引脚各自是什么行为，选择信号 S 异步变化时内部怎么处理？
  • 「换时钟源」和「时钟使能门控停拍」看起来都能让时钟停下来，工程上怎么选？切换瞬间跨时钟域数据怎么办？

先用一张对照卡给出全篇的判断骨架：直选组合逻辑是事故，BUFGMUX 的双沿握手才是做法。

切时钟：组合逻辑直选 vs BUFGMUX 双沿握手

读这张卡抓住一个词：完整脉冲。时钟切换不允许有第三种波形，输出在任何时刻必须要么老老实实地跟着 A 翻、要么老老实实地跟着 B 翻，不能出现半拍。下面逐节拆开。

一、为什么不能用组合逻辑选时钟 ​

先把错误写法摆出来。两路时钟 clkA、clkB，一个普通选择信号 sel，最直觉的 RTL 是：

verilog
// 错误示范：组合逻辑直选时钟
assign clk_o = sel ? clkA : clkB;

综合后这就是一个 LUT 多路器，输出随 sel 立即变化。分两种情况看它怎么坏。第一种，sel 在某一路时钟为高电平时翻转：多路器输出立刻从高电平切到另一路——如果另一路此刻是低，输出上就出现一个宽度由「sel 落点距上一个上升沿多远」决定的窄高脉冲；落点离沿越近，脉冲越窄。第二种，sel 在两路都为低时翻转：表面安全，但 sel 是由某个时钟域的寄存器打出来的，对 A、B 两个异步时钟而言它的跳变时刻完全随机，建立保持窗口不被保证，选择点自己就可能进入亚稳态，输出在零点几 ns 内振荡后才落定，等于随机宽度的毛刺。

fpga/beginner/fpga-bufgmux-clock-switch.md D2 示意图

图里红色是两种出错落点，橙色是事故放大器——时钟树。这里要回答一个关键问题：组合逻辑上的毛刺天天有，为什么数据线上的毛刺无害，时钟线上的毛刺致命？ 答案在触发器的采样方式。数据信号只在时钟沿那一刹那被采样，毛刺只要不落在建立保持窗口里就被天然滤掉；时钟信号却直接接在触发器的时钟引脚上，线上任何一次穿过阈值的跳变都被当成一个边沿。于是一个几 ns 的窄脉冲会发生三件事：其一，同一时钟树不同位置收到的脉冲宽度还不一样（窄到一定程度，远端触发器根本翻不起来），整片芯片有的触发器动了、有的没动，状态机集体分裂；其二，翻起来的那部分触发器收到的是一个周期极短的「时钟」，沿到沿时间远小于最短路径约束，保持时间全线违例；其三，这种故障跟 sel 的落点、电压、温度、布线延时全相关，仿真里 RTL 零延时模型往往根本复现不了。

顺带破除一个常见幻想：给 sel 打两级同步器再去选，并不能解决问题。同步器只治「选择信号亚稳」，治不了「选择在时钟高电平中途生效撕开脉冲」——同步后的 sel 相对被选时钟仍然是异步的，落点照样随机。真正要治的是选择的生效时刻，这就是专用单元存在的理由。

二、无毛刺切换的标准电路：双沿采样与互斥保持 ​

业界标准的 glitch-free clock mux 思路可以用纯文字讲清，不需要记门级图。核心是两个安排：选择信号不在请求时刻生效，而在时钟的无效电平窗口生效；两路选择互相否决，保证任何时刻至多一路被放行。

设想两路 AND-OR 结构：每一路时钟先和一个「本路使能」相与，再或起来输出。使能不能由 sel 直接给，而要经过一个小状态逻辑，规则有三条。第一，关断请求在当前时钟的下降沿生效——当前钟跑完最后一个完整高电平，下降沿之后使能才撤，保证最后一个脉冲完整。第二，导通新钟在新钟的下降沿之后才放行——新钟先被确认处于低电平，使能拉高后它的第一个动作只能是一个完整的上升沿，不可能半路冒头。第三，两路使能互斥保持：一路的使能清零是另一路使能置一的前提，选择结果用各自一侧的触发器保持住，两个异步时钟通过这对交叉的保持握手达成「先关后开」。整个切换因此发生在「老钟已停低、新钟尚在低」的安全窗口里。

fpga/beginner/fpga-bufgmux-clock-switch.md D2 示意图

读这张结构图的关键是「用对方的时钟管对方的选择，用自己的下降沿管自己的开关」：选择 I0 的意图先被 I1 一侧的下降沿采样——这保证请求 I0 时 I1 一定已经走到无效电平；真正放行 I0 又等 I0 自己的下降沿确认——这保证 I0 被接通时处于低电平。两侧各采一次、交叉确认，再加上图中紫色的互斥保持，输出端（绿色）任何时刻只可能是完整的 clk0 或完整的 clk1。注意这套电路要求两路时钟都在自由运行：它靠沿工作，停掉的那一路没有沿，握手就挂住了——后面讲 IGNORE 输入时会回到这一点。

三、用波形看直选与 BUFGMUX 的差别 ​

先看错误直选的波形。两路异步时钟周期不同，sel 在 clkA 为高的中途翻向 clkB，而 clkB 此刻为低：

fpga/beginner/fpga-bufgmux-clock-switch.md 波形时序图

这张图读两点：sel 的落点完全不受控制，本例正好落在 clkA 高电平期间；直选输出 clk_bad 在切换点被硬生生截断，A 的最后一个脉冲没有跑完下降沿，输出上出现一个半截高电平（图中 l 标出的异常电平段），宽度由落点随机决定。下游一万个触发器对这个半截脉冲的反应各不相同，这就是第一节描述的状态分裂。

再看同样的 sel 时序喂给 BUFGMUX。内部的两个使能 en0、en1 把切换动作推迟到安全窗口：

fpga/beginner/fpga-bufgmux-clock-switch.md 波形时序图

对照看三条内部信号的次序：sel 在 A 的高电平内就变了，但 en0 并不理睬，直到 clkA 下一个下降沿才拉低——A 的最后一个脉冲是完整的；en1 继续等待，直到 clkB 自己也处于低电平的窗口才拉高，于是 clk_out 接上 B 后的第一个动作是一个完整上升沿——B 的第一个脉冲不短。两段波形之间有一个两钟都不送出脉冲的空档，这个空档正是安全的代价：输出会缺若干个沿，但绝不送出假沿。缺沿可以靠切换协议（通知下游、等空闲）处理，假沿无法处理。

四、BUFGMUX_CTRL / BUFGCTRL 原语行为 ​

7 系列里直接可例化的是 BUFGMUX_CTRL，它等价于在通用单元 BUFGCTRL 上固定了一组常用配置：I0、I1 是两路时钟输入，S 是二选一选择，输出 O 是上全局时钟树的无毛刺时钟。一个最小例化如下：

verilog
BUFGCTRL #(
  .INIT_PRESELECT_I0("TRUE"),  // 配置上电后预选 I0
  .INIT_PRESELECT_I1("FALSE"),
  .PRESELECT_I0("TRUE"),        // I0 停钟时仍允许预选（见 IGNORE 说明）
  .PRESELECT_I1("FALSE")
) u_clk_mux (
  .I0      (clkA),
  .I1      (clkB),
  .S0      ( sel),              // 选 I0
  .S1      (~sel),              // 选 I1（实际使用中两者互斥给出）
  .CE0     (1'b1),
  .CE1     (1'b1),
  .IGNORE0 (1'b0),
  .IGNORE1 (1'b0),
  .O       (clk_out)
);

几个行为要点。S 是异步输入，不需要、也不应该在外头做同步——第二节的双沿采样就在原语内部，外面再同步纯属多余，还会白白拉长切换时间。CE0/CE1 是每一路各自的时钟使能，即便某路被 S 选中，CE 拉低也能把它禁能，同样走无毛刺的关断时序；BUFGMUX_CTRL 内部把 CE 绑成常有效，只暴露选择功能。IGNORE0/IGNORE1 是给「时钟可能停摆」场景的旁路：正常情况下，原语要看到被切走那一路的下降沿才肯继续握手，如果该路时钟根本不存在（上电时某 MMCM 还没 locked、恢复时钟尚未恢复），握手会死等；置起对应 IGNORE 等于告诉它「忽略这一路的沿缺失，直接完成切换」。冗余倒换场景里，备用时钟可能在上电瞬间根本没起振，这两位就是为此准备的。INIT_PRESELECT 决定配置加载完成后默认哪一路，避免一上来就经历一次切换。

把一次请求到输出稳定的过程画成状态视角：

FPGA BUFGMUX 无毛刺时钟切换：BUFGMUX_CTRL/BUFGCTRL 的双沿选择与保持机制 示意图（第 2 张）

状态图里有两个等待点：等当前钟下降沿、等新钟低电平窗口。它们正是波形图上 en0 与 en1 错开的那段空档。UltraScale 代际的原语名仍是 BUFGCTRL（BUFGMUX_CTRL 作为兼容封装保留），引脚语义一致，多了更细的时钟分区选择能力；具体器件支持的输入源类型以对应 Libraries Guide 为准。Intel 一侧没有同名原语，时钟多路选择放在 clock control（clkctrl / altclkctrl）单元与生成的时钟网络里，Quartus 综合器也会识别规范的时钟切换写法并推断到专用资源，判断标准不变：切换必须发生在专用时钟资源单元内部，而不是 fabric 的 LUT 上。

五、BUFGMUX 与时钟使能 CE 的分工 ​

初学者最容易把两件事混在一起：BUFGMUX 能让时钟停下来，CE 门控也能让时钟停下来，区别在哪？一句话：CE 是同一口钟让个别触发器停拍，BUFGMUX 是换掉时钟的源头。

维度时钟使能 CE（BUFGCE/触发器 CE）BUFGMUX / BUFGCTRL
解决的问题同源时钟下让一部分触发器保持不动（慢节拍、省电）在两个独立频率/相位的时钟源之间运行时换源
切换对象时钟有没有送到使能端，频率始终是那一个时钟本身是谁，两侧频率、相位可以完全无关
控制时序CE 由该时钟域自己的寄存器给出，同步动作S 异步于两路时钟，由原语内部完成同步握手
关断期间网络可在树根停摆（BUFGCE）或仍在翻转切换空档两钟脉冲都不送出，换完后新钟持续跑
典型用途时钟使能分频、模块待机门控、低功耗主备时钟冗余倒换、晶振到恢复时钟切换、多模式换频
资源代价不新增时钟树占用一个全局缓冲位（BUFGMUX 本身就是 BUFG 位）

选型判断很直接：如果两个「时钟」其实是同一个源分频出来的，或者你只是想让逻辑每隔几拍动一次，那是 CE 的活，用计数器与时钟使能的写法，别造第二口钟；如果两侧是真正独立的源——晶振对收发器恢复时钟、两片时钟芯片的输出——才用 BUFGMUX。时钟与复位入门强调的「时钟走专用资源」在这里延伸为「切时钟的动作也必须发生在专用资源里」。

还有一个 BUFGMUX 管不了的问题：切换瞬间的跨时钟域数据。时钟换了，原来在 A 域写的数据还在 RAM/触发器里，B 域直接去读就是异步时钟域穿越，亚稳态风险一点没少。BUFGMUX 只保证时钟波形干净，不替你做数据交接。工程套路是切换流程内连带完成：通知 A 域逻辑停写并空闲 → 完成时钟切换、在新时钟下复位/同步释放下游控制逻辑 → B 域重新初始化接口状态后再开工；两侧本来就并行存在、切换期间还要互通的数据流，走标准 CDC 手段——两位同步器或异步 FIFO，原理见 CDC 亚稳态与异步 FIFO 设计，本篇不展开。复位的配合纪律见 FPGA 时钟与复位。

六、工程约束与四个常见坑 ​

输入必须已经在时钟布线上。 BUFGMUX 的 I0/I1 不能接普通 fabric 信号：两路输入应当来自 CC 引脚、MMCM/PLL 输出或 BUFR 级联等已经在专用时钟网络上的信号。拿普通布线时钟（比如某个计数器的输出、LUT 分频结果）进 BUFGMUX，工具要么报错要么被迫在树根前引入非时钟走线段，前面那张干净的握手波形建立在两侧输入自身完整的前提上。时钟树的物理结构见 FPGA 时钟区域与 BUFG，造频率的正确上游是 PLL/MMCM 时钟向导。

坑一：用 LUT mux 选时钟。 就是第一节的错误示范，综合日志里出现时钟被普通逻辑驱动的告警一定要处理，不能点忽略。坑二：只切时钟不处理下游。 切换空档缺沿、新旧域状态不一致，必须把停业务、切换、复位、重初始化做成一个完整的切换流程，而不是拉一下 S 就完事；运行中做频率/相位完全无关的换源，稳妥做法还包括切换后对相关状态机重新同步释放复位。坑三：仿真零延时看不到毛刺。 RTL 仿真里 sel ? clkA : clkB 的输出常常「看起来很干净」，因为事件调度是零延时的、sel 的激励也规规矩矩；门级仿真带 SDF 反标、或直接上板用 ILA 抓才有机会暴露，这类问题发现得晚、代价高，正解是从写法上杜绝而非靠仿真抓。坑四：停着的时钟切不过去。 被切走的一路没在翻转时握手会挂住，恢复时钟尚未恢复、MMCM 没 locked 就倒换属于这类，按第四节用 IGNORE/预选举措处理。典型应用场景只点概念：DDR 控制器、高速收发器（参考千兆收发器使用）在链路训练前后于本地参考时钟与恢复时钟之间的管理，主备时钟板的冗余倒换，都是同一套原语加一套切换流程。

这一篇在知识体系里的位置 ​

本篇是 FPGA 时钟区域与 BUFG 的直接下篇：那一篇讲一口时钟怎么从源头分发到每个触发器，本篇讲两口时钟之间怎么安全换源。上游知识是 FPGA 时钟与复位的时钟纪律与 PLL/MMCM 时钟向导的频率合成；横向对照是计数器与时钟使能——同源停拍用 CE、异源换源用 BUFGMUX。切换引出的跨时钟域数据问题由 CDC 亚稳态与异步 FIFO 设计接管，时钟规划与多时钟约束的完整写法进进阶篇时钟网络与时钟组约束。

总结 ​

FPGA BUFGMUX 无毛刺时钟切换的核心认知是：时钟选择绝不能用组合逻辑直选，sel 在时钟高电平内翻转会撕开随机宽度的窄脉冲，选择点落在沿附近还会亚稳，而时钟引脚上的任何跳变都会被当真沿——窄脉冲上全局时钟树会让一部分触发器收到假沿、另一部分收不到，状态集体分裂且零延时仿真复现不了。标准做法是双沿采样加互斥保持：切换请求先被对侧时钟下降沿采样、再由本侧下降沿确认，当前钟跑完最后一个完整脉冲后关断，在两路都为低的窗口接通新钟，保证旧钟末脉冲完整、新钟首脉冲不短，代价是切换空档缺若干沿而非假沿。7 系列的 BUFGMUX_CTRL/BUFGCTRL 把这套机制做进专用资源，S 异步输入无需外部同步，CE0/CE1 分管两路使能，IGNORE0/IGNORE1 应对某路停振，INIT_PRESELECT 决定上电预选；工程边界是它只管波形干净、不管数据，切换必须配套停业务、换钟、复位与 CDC 交接，且两路输入必须已在专用时钟布线上。记住分工：同源停拍用时钟使能，异源换源才用 BUFGMUX；Intel 平台用 clkctrl 类资源，判据同样是切换必须发生在专用单元内部。