硅后 bring-up 与调试：回片后如何分阶段点亮、定位和收敛 errata
更新时间：2026-09-14。本文是数字验证系列第 16 篇。改版与勘误基础见 改版与勘误 E0/E1 stepping，电源域实操见 电源域 bring-up 案例。本篇给完整硅后验证路径。
一、bring-up 不是“碰运气点亮”
回片后的核心原则：从最底层依赖开始，每一步只引入一个新变量。若电源还没稳就加载固件，失败时无法区分供电、时钟、复位、boot ROM 和焊接问题。
| 阶段 | 目标 | 主要手段 |
|---|---|---|
| 0. 入板检查 | 无短路、无异常大电流 | 万用表、电源 current limit、热像 |
| 1. 电源/时钟/复位 | rails、POR、PLL lock | 示波器、PMU 寄存器、JTAG TAP |
| 2. 测试接入 | TAP、IDCODE、边界扫描 | JTAG、boundary scan |
| 3. 扫描/MBIST/IO | 制造缺陷筛查 | LTX、ATE pattern、loopback |
| 4. Boot ROM | 取指、UART、下载代码 | 固件、trace、逻辑分析仪 |
| 5. 内存/总线 | SRAM、DDR、cache | march test、内存训练、性能计数器 |
| 6. 外设/接口 | PCIe/USB/MIPI/Ethernet 等 | 协议分析仪、BER、压力流量 |
| 7. 低功耗/电源域 | clock gating、DVFS、power gating | 功耗/电流探测、PMU trace |
| 8. 长稳压测 | HTOL 式压力、温度电压角 | corner lot、温度箱、长时间回归 |
二、实验室最小装备
- 可调电源，带电流限制和高精度电流采样；
- 多通道示波器、差分探头、电流探头；
- JTAG/debug probe、逻辑分析仪或协议分析仪；
- 热像仪/热电偶，关注 IR-drop 与热点；
- 可控制电压、频率、温度的板级环境；
- 可切换 boot mode、强制下载最小镜像的应急路径；
- 每个芯片/板卡的序列号、工艺 lot、电压频率记录。
三、LTX：硅后第一批有限测试
LTX（Limited Test Set）是从海量 ATE/扫描测试中选出的 bring-up 冒烟集合，要求短、稳、定位粗粒度明确：TAP/IDCODE、scan sanity、MBIST、PLL、IO loopback、基础 RAM、关键中断。先证明芯片“活着且没有大制造缺陷”，再进入功能调试。
四、失效分诊路径
关键证据包括：稳定复现率、最小 boot 模式、失败 PC/trace、总线事务、电源/时钟波形、温度和电压、芯片 lot。仅描述“偶尔挂”无法驱动修复。
五、硅前就要准备的眼睛
- TAP/DAP 可访问关键寄存器和内部扫描链；
- 保留 bring-up clock divider、bypass、强制时钟选项；
- 性能/错误计数器可在 always-on 域读取；
- PMU 状态机可单步或 trace；
- 关键总线可通过 debug bridge 触发抓包；
- boot ROM 支持最小下载路径和错误码；
- 金属修复（metal fix）预留的 mux/选项在 RTL 阶段规划。
若硅前没有这些观测点，硅后只能靠拆芯片、FIB 或猜。
六、Workaround、熔丝与 respin 的选择
| 方式 | 适用 | 成本/风险 |
|---|---|---|
| 固件绕过 | 顺序、配置、非关键时序余量问题 | 低，但可能损失性能/功耗 |
| 时钟/电压调整 | 小量时序/IR 裕量问题 | 功耗增加，需温度寿命验证 |
| 熔丝/OTP 选项 | 已知可配置修复、禁用坏块 | 不可逆，需冗余设计 |
| 板级修改 | IO、电源、外围时序 | 中，量产可维护性差 |
| Metal fix | 小范围金属层修改 | 周期较短，依赖可改路径 |
| Full respin | RTL/IP/大结构错误 | 最贵，需完整回归和重新签核 |
Errata 文档必须包含：触发条件、影响范围、检测方式、绕过方法、修复 stepping、对软件可见的 bit/接口。
七、硅后问题回灌硅前
每个硅后 bug 都要回答：为什么仿真/Formal/Emu/Review 没抓到？随后补：
- directed/random regression；
- SVA/coverage hole；
- UPF/电源序列测试；
- STA/SI/IR/DRC 约束或检查；
- testplan 与 review checklist 条目。
否则同一类问题会在下一颗芯片复发。
八、Bring-up 例会与问题单纪律
硅后阶段信息变化极快，必须用统一问题单记录每个异常。问题单至少包含：芯片序列号和 lot、板卡版本、固件/RTL/bootrom 版本、电压、频率、温度、boot mode、复现率、最小步骤、波形/日志链接、当前假设、owner、下一步实验和截止时间。只在聊天群里讨论“那批芯片有点烫”无法形成工程闭环。每天 bring-up 例会按阻断级别排序：电源/时钟/安全问题优先，单个外设异常其次；每个行动项必须能证伪一个假设，而不是重复“再试试”。
实验应一次只改一个变量。例如失败后同时升电压、降频率、改 boot delay，即使通过也不知道根因。推荐采用 A/B：同一板换芯片、同一芯片换板、固定配置多次复现、只改频率或只改电压。对温度相关问题，记录冷启动、热稳态和温度变化过程；对供电问题，同时测 VRM 输出、封装引脚和靠近 die 的板级 sense 点。没有这些测量，就无法区分板级噪声、封装压降和芯片内 IR-drop。
九、从 Errata 到量产决策
Errata 不是“文档记录一下”，而是要决定哪些批次能出货、什么条件下可接受、软件是否能安全规避。每个 errata 应有严重等级：功能错误、数据损坏、安全风险、性能降低、仅调试接口影响。对可固件绕过的问题，要给出补丁版本、检测逻辑和性能代价；对依赖频率电压的问题，要限定 operating corner，并与可靠性团队确认寿命影响；对需要熔丝禁用的模块，要确认冗余资源和工厂测试流程。
决定 full respin 前，要把所有 errata 的根因汇总，避免只修一个已知问题却漏掉同一设计模式下的其他实例。例如一个 CDC 问题可能意味着还有三条类似路径；一个 IR-drop 问题可能说明电源建模边界整体缺失。respin checklist 应引用新增的硅前测试、SVA、UPF、STA/IR 规则，并在新工程样片回来后优先做回归。只有这样，昂贵的一次回片失败才会转化为下一颗芯片的设计能力。
Checklist
- [ ] Bring-up 计划、接线图、电流预算和 LTX 在回片前评审。
- [ ] 电源、时钟、复位、TAP 能独立验证。
- [ ] 所有失败有版本、电压、频率、温度、lot 和复现步骤。
- [ ] 关键状态、总线、PMU、性能计数器有硅后观测路径。
- [ ] 每个 errata 有影响分析、workaround、owner 和目标 stepping。
- [ ] 硅后根因回灌仿真、Formal、UPF、STA/IR/DRC 检查。
- [ ] 量产测试与实验室 bring-up 结果可互相对应。
相关与延伸
平台衔接见 仿真、Emulator、FPGA 原型选型；总门禁见 全流程流片签核 Checklist；改版见 改版与勘误。
总结
硅后 bring-up 的胜负在硅前已经决定：按电源时钟→TAP→制造测试→boot→接口→低功耗逐层点亮，用可观测证据把偶发现象变成最小复现，再回灌硅前流程；固件绕过只能止血，根因和 checklist 不闭环，下一颗还会再摔一次。