FPGA 热设计：结温、热阻、散热与降额可靠性
更新时间：2026-10-01。高端 FPGA 满载可达数十上百瓦，热点处理不好轻则降频、重则缩短寿命甚至损坏。
高端 FPGA 单芯片 30–100 W 早已常见，Virtex UltraScale+ 这类器件加上附近的 DDR、电源模块，单板热密度直逼网络处理器。热设计不是结构工程师画完散热器才介入的收尾环节，它和功耗预算、PCB 叠层、时序签核、固件策略全部耦合。功耗侧的估算方法见 FPGA 功耗评估与功耗优化，板级协同见 FPGA 板级协同设计：SI/PI 与单板工程，芯片侧的温度机理可对照 热设计与温度感知。
本文要回答的问题
- 给定功耗、环境温度和热阻，结温到底怎么算，超过额定会怎样？
- 自然散热、风冷、液冷各自压得住多大功耗，怎么按数选型？
- TIM 涂多厚、PCB 铺铜和过孔做到什么程度才够用？
- 什么是温度反转？降额标准和风扇失效保护时序怎么定？
一、结温是核心指标：一个完整算例
芯片结温（junction temperature）是晶体管所在硅片的真实温度，工程估算用一维热阻模型，类比欧姆定律：
Tj = Ta + P × Rθja
其中 Ta 是器件周围环境温度，P 是最坏工况下芯片总功耗（动态加静态），Rθja 是结到环境的总热阻，单位 °C/W。这个式子把"多少瓦"直接翻译成"多少度"。
拿一个真实档位的设计走一遍。某 28 nm 工艺 FPGA，最坏业务（SerDes 全宽跑满 + FFT 流水线满载）下供应商功耗工具报 P = 30 W；设备进风口规格要求 Ta,max = 55 °C；器件商业级绝对最大额定 Tj,max = 100 °C，项目降额目标长期 Tj ≤ 90 °C。于是散热设计目标热阻为：
Rθja ≤ (90 − 55) / 30 = 1.17 °C/W
自然散热条件下，该封装在 JEDEC 标准板上的 Rθja 约 8–12 °C/W，Tj = 55 + 30×10 ≈ 355 °C，物理上芯片早就在升温途中被烧毁，说明这一档功耗必须上强制散热。选散热器加风扇后，分段热阻取 Rθjc = 0.12、TIM 界面 Rθcs = 0.15、散热器到空气 Rθsa = 0.7（400 LFM 风速），合计 Rθja ≈ 0.97 °C/W，则：
Tj = 55 + 30×0.97 = 84.1 °C
距 100 °C 额定有近 16 °C 余量，方案成立。反过来，若业务升级到 40 W 而散热不动，Tj = 55 + 40×0.97 = 93.8 °C，余量只剩 6 °C，且完全没有给风扇老化、TIM 干裂和灰尘堵孔留空间。结温每升高约 10–15 °C，半导体相关失效速率大致翻倍（阿伦尼乌斯关系），寿命是以指数为代价的。
二、热阻网络：两条并联路径
热量从结面散出有两条主路径：经封装外壳顶盖到散热器（Rθjc 路径），以及经焊球到 PCB 再散到空气（Rθjb 路径）。二者并联，不是串联。
图中两条路径的分流比例由各自下游阻抗决定：加装高风速散热器后，七成以上热量走顶面；无散热器时，BGA 封装超过一半热量从焊球灌进 PCB。数据手册参数的含义和适用场景如下。
| 参数 | 路径含义 | 典型用途 | 注意点 |
|---|---|---|---|
| Rθja | 结到环境 | 板级散热快速估算 | JEDEC 标准板测得，换板子可差一倍 |
| Rθjc | 结到顶盖 | 选散热器、算壳温 | 仅在热量主要从顶面导出时成立 |
| Rθjb | 结到 PCB | BGA 焊球散热估算 | 与 Rθjc 并联，不是串联 |
| ψJT | 结顶热特性参数 | 实测由顶温反推 Tj | 测量参数，非严格热阻 |
Rθja 最常见的误用是把它当封装固有属性直接套用：它是厂商在规定铜箔面积、规定叠层（如 2s2p 板）上测出的集总参数，自己板子铜皮少、机箱内没风，实际值可能翻倍。
三、散热方案对比：按功耗档选型
散热手段没有万能解，按持续功耗和可接受成本分档。
| 方案 | 典型 Rθja / 散热能力 | 适用功耗档 | 成本与代价 |
|---|---|---|---|
| 自然对流（铜皮+散热焊盘） | 8–20 °C/W | < 3–5 W | 最低；占板面积大，靠机箱烟囱效应 |
| 散热器无风扇 | 3–8 °C/W | 5–15 W | 低；散热器体积重量大 |
| 散热器+轴流风扇 | 0.7–2 °C/W | 15–150 W | 中；噪声、灰尘、风扇是活动部件 |
| 热管/均温板（VC）+风冷 | 0.3–0.8 °C/W | 50–300 W | 较高；匀热好，机械设计复杂 |
| 液冷冷板 | 0.1–0.3 °C/W | 150 W 以上 | 高；管路、快接头、漏液监测与维护 |
| 浸没式液冷 | 极低，整机级 | 数百 W/单板 | 很高；机房改造，介电液体兼容 |
选风冷时规格要落在工作点而不是标称值：散热器热阻曲线随风量上升而下降，风扇给出的是 P-Q（风压-风量）曲线，机箱阻抗大时实际风量可能只有标称一半，两条曲线的交点才是工作点。多板卡密集机柜还要算前后卡的"热风叠加"，第二排卡的进风可能已被第一排加热到 45 °C 以上。
两个环境因素容易漏算。其一是海拔：海拔 2000 m 处空气密度约为海平面的 80%，同风量带走的热量等比例下降，散热器 Rθsa 恶化 15–20%，部署到西部机房或高原设备要把这个系数乘进热预算。其二是防尘网：全新滤网有初始风阻，积灰后风阻持续上升，工业现场半年不维护很常见，签核应按"堵塞终态"的残余风量评估，而不是新机状态。风扇选型上，双滚珠轴承寿命长于含油轴承、成本更高；转速务必选带 FG 转速反馈（霍尔测速）的型号，没有转速输出的廉价风扇无法做第七节的停转检测，在高可靠设备上不可接受。
把第一节算例的温升按分段拆开，热预算长这样。
这张分解图给出热预算（thermal budget）方法：先把允许总温升 35 °C 切给各段，散热器永远是最大头，TIM 和封装看似只有几度，但它们位于热源内侧，温度升高直接计入 Tj，且 TIM 老化后热阻可增大 30–50%，分段时必须预留。
四、TIM 与 PCB 铺铜过孔：把数字做细
导热界面材料（TIM，Thermal Interface Material）填充顶盖与散热器两个金属面的微观空隙。其界面热阻理论上 R = t/(K·A)，t 是胶层厚度、K 是导热系数、A 是接触面积：30 mm 见方、K = 4 W/(m·K)、胶层 50 µm 时理论值仅约 0.014 °C/W，但实际有空洞、挤出和接触压力，工程值 0.1–0.3 °C/W。因此硅脂不是越厚越好，印刷或丝网控制在 25–75 µm，安装扭矩按散热器规格打匀。
| TIM 类型 | 导热系数 K | 典型厚度 | 工程热阻/特点 | 适用 |
|---|---|---|---|---|
| 导热硅脂 | 3–8 W/(m·K) | 25–75 µm | 0.1–0.3 °C/W；泵出干涸风险 | 主流风冷 |
| 相变材料 | 3–5 W/(m·K) | 25–50 µm | 固化后不开裂，适合长寿命 | 通信、车规 |
| 导热垫 | 1–6 W/(m·K) | 0.5–2 mm | 热阻明显高；吸收公差 | 高度不一时填缝 |
| 石墨片 | 平面 400–1500 W/(m·K) | 0.1–0.5 mm | 各向异性，横向匀热 | 外壳均温 |
PCB 侧，BGA 正下方的散热焊盘配合热过孔阵列，是把 Rθjb 路径做实的关键。
量化口径：0.3 mm 孔径、25 µm 镀层的单个镀通孔轴向热阻在百 °C/W 量级，必须靠数量并联，BGA 下方 9×9 阵列约 81 孔可把整段做到 2–4 °C/W；过孔要用电镀填孔或树脂堵孔，否则回流焊时焊料吸进孔内造成空洞。散热焊盘下方的 BGA 焊球空洞也要用 X 射线抽检：大空洞（单孔超过焊盘面积 25%）既降热导又降可靠性，通常通过钢网开窗分割和优化回流曲线控制，空洞率验收一般要求小于 30%。铜厚从 1 oz 升到 2 oz、叠层从 1s0p（单层信号无平面）变 2s2p（两层平面），Rθja 可下降 30–50%，这正是数据手册 Rθja 不能脱离板子照抄的原因。布局上把 SerDes、收发器、高翻转 DSP 列分散到不同象限，中间用 BRAM 这类冷模块缓冲，避免热点叠加；多 die 的 SSI 器件各 die 温度可能差 10 °C 以上，见 多 die 与 SSI 堆叠 FPGA。
五、温度反转：冷不一定更快
常规经验是温度越高门电路越慢，因为载流子迁移率下降。但在 16 nm 及更先进工艺、内核电压接近阈值电压的低压区，阈值电压随温度升高而下降带来的电流增益会盖过迁移率损失，出现温度越高、延迟反而越小的温度反转（temperature inversion）。FPGA 的 Vccint 常工作在 0.7–0.9 V，部分低速低压设计已落在反转区边缘。
工程含义有两点：一是时序签核不能想当然认为低温角最宽松，低温下低压路径可能更紧张，应以供应商时序模型的慢工艺角数据为准，签核方法见 FPGA 高级时序收敛；二是常温实测通过的时序，冬天开机或机房冷启动时反而可能报错，低温启动测试要纳入计划。常规电压档的大部分 FPGA 设计仍处于"高温变慢"区，不必恐慌，但低压降功耗方案必须核查。
六、降额标准：把极限当极限，不当工作点
数据手册的 Tj,max 是绝对最大额定，超过即可能永久损伤，长期贴着额定跑，电迁移和老化会把寿命提前耗尽。通行降额口径如下。
| 应用等级 | 参考标准 | 温度/功耗降额口径 |
|---|---|---|
| 商业/消费设备 | 厂商规格、企业内部规范 | 长期 Tj ≤ Tj,max − 10~15 °C；功耗 ≤ 额定 80% |
| 通信设备 | Telcordia/企业降额规范 | Tj ≤ 95~100 °C，关键器件再收紧 5 °C |
| 工业控制 | IEC 61508 配套降额、IPC 类规范 | 按 60 °C 进风设计，最坏工况 Tj ≤ 100 °C |
| 汽车 | AEC-Q100（Grade 1 环温 125 °C） | 留给自加热的裕量极小，按寿命目标逐型核算 |
降额要写成系统需求并向下分解：进风温度上限、TDP（热设计功耗）、风扇最低转速、TIM 老化后热阻、防尘网堵塞工况各自给出数字。寿命侧按阿伦尼乌斯模型估算，活化能典型取 0.7 eV 时，10 °C 温差对应寿命约差 2 倍；温循、高温老化的可靠性验证安排见 FPGA 可靠性设计。风扇本身也是消耗品，轴承 L10 寿命在 40 °C 下常见 4–8 万小时，温度每升约 15 °C 寿命近乎减半，且要监测而不是按时间盲换。
七、监控、降频与风冷失效保护时序
FPGA 片内温度传感单元（如 XADC/ SysMon，基于片上热敏二极管）配合外部温度芯片构成闭环。分级响应状态机如下。
风扇失效是风冷系统必须正面回答的失效模式。散热器和封装热容决定了结温不会瞬间飙升，但保护动作必须在热容耗尽前完成。典型时序如下。
这条时序有三个要点。第一，停转告警以转速脉冲丢失为准、秒级触发减载，不能等温度传感器确认——等读到高温，几十秒的保护窗口已经耗掉一部分。第二，T3 硬件热关断必须独立于软件，直接连电源使能或配置复位引脚，固件死机也能保护。第三，真实窗口靠试验确定：在最高环境温、最坏业务下拔掉风扇，录 Tj(t)，散热器越小热容越小，从停转到关断的窗口可能只有 20–40 秒，全部软件路径（告警、中断、降频）都要在这个预算内完成。冗余风扇、可热插拔风扇筐是更省心但更贵的方案。
八、热仿真与量产热签核
手算覆盖平均温度，找热点要靠热仿真。输入不是总功耗一个数，而是带空间分布的功耗图（power map）：SerDes、收发器、DSP 阵列、时钟区域各自的功耗，由功耗分析工具按最坏向量产出，流程见 FPGA 电源签核与供电完整性。仿真要分稳态（持续满载，决定散热器选型）和瞬态（突发业务，热容可吸收毫秒级脉冲），功耗图叠加封装、PCB、散热器模型后输出温度分布，热点位置再反馈给布局迭代。
量产签核必须在最坏工况实测：最高进风温度、防尘网堵塞、最低风扇转速（老化裕量）、最坏业务四要素叠加，用红外热像或 ψJT 反推真实 Tj，确认降额余量后放行。红外热像测到的是表面发射率修正后的温度，亮黑色封装和塑封料要先贴黑胶带或喷黑漆标定；想长期监测则在散热器根部和进风口焊热电偶，走线避开强吹风的位置，防止读数被气流带走。试验还应覆盖低温冷启动（温度反转风险）和拔风扇保护时序。量产与来料管控见 FPGA 量产工程。
九、常见坑
- 只看平均功耗不看热点：Rθja 算出的均值合格，局部结温可能已超限 20 °C。
- Rθja 直接套非标环境：机箱内无风、铜皮缩水，实际热阻翻倍。
- TIM 涂太厚或扭矩不匀：胶层热阻占掉大半预算，长期泵出干裂更糟。
- 等温度报警才响应风扇停转：白白浪费散热器热容提供的保护窗口。
- 降频阈值无回滞：临界点频率反复抖动，业务时延跟着振荡。
- 把 Tj,max 当工作点：不做降额，高温现场寿命提前耗尽。
- 只在常温典型业务下测试：出货后高温降频、冬季冷启动时序失败。
这一篇在知识体系里的位置
- 向上承接：FPGA 功耗评估与功耗优化 解决"热从哪来"，本篇解决"热往哪去"。
- 板级闭环：散热焊盘与叠层落在 FPGA 板级协同设计：SI/PI 与单板工程，供电约束对应 FPGA 电源签核与供电完整性。
- 可靠性与量产：寿命降额对接 FPGA 可靠性设计，热测试纳入 FPGA 量产工程；芯片级机理延伸见 热设计与温度感知。
总结
FPGA 热设计以结温为唯一硬约束：用 Tj = Ta + P×Rθja 和热预算分段把功耗翻译成温度，按功耗档在自然散热、风冷、液冷之间选型，把 TIM 厚度、铺铜厚度、热过孔阵列做到量化够用，警惕低压区温度反转，按 Tj,max 留 10–15 °C 降额并服从阿伦尼乌斯寿命规律，最后靠分级降频状态机和以转速告警先行的风扇失效保护时序兜底，并在最高温、最坏业务下完成实测温升签核——均值合格不算数，热点和最坏工况的结温才是真正标尺。