极客工场

Appearance

共 2,916 字预计阅读约 10 分钟

FPGA 原型验证专题 50：AI 大芯片的原型特化——千亿参数 GPU/NPU 在流片前怎么在 FPGA 上验证 ​

更新时间：2026-09-13。本文是模块 F（规模化、云化与工程运营） 第五篇，把前四篇的规模化工具用到当前最难的一类设计上——AI 大芯片。它把“容量不够、降频、多片分区”这些普通原型问题放大了一个数量级，必须用专门的切片与替身方法。

一、为什么 AI 加速器不能“整颗上原型” ​

普通 SoC 容量不够，多片分区 + TDM（12 多 FPGA 分区算法 割集/容量/图划分）基本能扛。AI 大芯片有三道几乎跨不过去的墙：

  • 规模墙：数百个计算核/tile、大 NoC、多 die/chiplet，逻辑量远超任何 FPGA，哪怕十几片也装不下全尺寸；
  • 带宽墙：HBM 提供 TB/s 级带宽，FPGA 上最好的 DDR 也就几百 GB/s 量级且控制器模型不同，存储子系统无法 1:1 复现；
  • 可观测性墙：几百个核同时跑，信号数量爆炸，全加探针既装不下也看不过来（45 Trace 带宽与深度工程 采样/缓冲/压缩/回传管线 在此失效）。

结论：AI 芯片原型的目标不是复制整芯片，而是“在一个有代表性的切片上，验证功能正确性、跑通软件栈、暴露架构级交互问题”。

二、核心方法：参数化切片，而不是等比缩小 ​

正确做法是让 RTL 天生参数化可配置规模，原型上实例化一个切片：

FPGA 原型验证专题 50：AI 大芯片的原型特化——千亿参数 GPU/NPU 在流片前怎么在 FPGA 上验证 示意图（第 2 张）
  • 原型实例化 N×M 个真实 tile（哪怕只有 2×2、4×4），计算核的数据通路、控制、算子执行是真的，不是模型；
  • NoC 实例化带边界的一块（角落/环形回绕），保证路由、死锁避免、QoS 逻辑被真实走到；
  • 关键纪律：切片用的必须是同一份 RTL 仅改参数，不能为原型另写一版简化核，否则验证的是假设计（可综合/存根纪律见 08 不可综合构造识别与存根替换 模拟IP/时钟门控）。

三、三大替身：NoC、HBM、多 die ​

切片之外、原型放不下或无法真实复现的部分，用替身并显式校准（呼应 43 原型结果可信度分级 可签核/可决策/仅参考与报告规范）：

  1. NoC 替身。完整全网太大，原型上跑缩小的真实 NoC + 流量生成器/检查器（traffic generator/checker），用合成流量模拟“切片外几百个 tile”对本切片的拥塞和背压。功能（路由正确性）可信，绝对延迟/拥塞分布不可直接外推。
  2. HBM 替身。用板载 DDR 或 transactor（26 事务处理器 SCE-MI 三类通道/transactor 实现）代替 HBM：DDR 提供容量和“真实访存时序”，transactor 提供可控的延迟/带宽注入。功能验证用 DDR，带宽敏感的性能结论必须按 HBM 参数用模型校准，不能拿 DDR 数当 HBM 数。
  3. 多 die/chiplet 边界替身。若设计是多 die + D2D 互联（chiplet），原型上至少把**一个真实 die 边界（D2D 接口、跨 die 协议、重传）**实例出来验证，跨 die 的其他 die 用 transactor；完整 chiplet 互联可参考专门 die2die 内容，原型重点是边界握手而非全互联。

四、scale-up/out 高速互联用速率适配器 ​

AI 芯片的价值一半在互联（多卡/多机训练）。NVLink 类 scale-up、RDMA/以太网/光互联 scale-out 都是高速串行口，不能 over-IP 透传，沿用 31 速率适配器 Speed Adapter 弹性FIFO/两种范式：在原型上以事务/帧为粒度注入和接收，验证互联协议栈、集合通信（all-reduce 等）的逻辑功能；真实线速、SerDes 信号质量留到 SerDes 平台和硅后（17 SerDes 收发器、专家 SerDes 深讲）。

五、可观测性：从“看波形”转为“计数器汇聚” ​

几百个核无法逐个加探针，AI 原型的可观测性必须换范式：

六、软件栈 shift-left：编译器到 kernel 全要能跑 ​

AI 芯片软件栈极重，原型要尽早让它跑起来（系统化方法见 29 固件 shift-left RTL 冻结前 bring-up/驱动开发、30 Linux/RTOS 在原型上启动 启动链/降频补偿/时间换算）：

  • 算子库/kernel：在真实切片核上跑真实算子（GEMM、attention 等缩规模），验证指令集和执行；
  • 编译器/driver/runtime：保持与全芯片二进制/接口兼容，同一份编译产物在切片和全芯片上都能跑（参数化让拓扑对软件透明）；
  • 拓扑差异隔离：runtime 查规模（多少 tile）后自适应，切片上跑小规模、全芯片上跑大规模，软件逻辑不变；
  • 软件在流片前于真实硬件上迭代，是 AI 原型回报最大的部分——纯仿真太慢跑不动真算子，只有原型能给真实吞吐下的软硬联调。

七、可信度核心：切片结论能否外推到全尺寸 ​

这是 AI 原型最本质也最危险的问题（43 原型结果可信度分级 可签核/可决策/仅参考与报告规范 的特化）：

  • 可直接外推：计算核功能、指令行为、单算子正确性、驱动/编译流程、NoC 路由规则与死锁避免、协议握手；
  • 不能外推、需模型补：全芯片绝对性能、TB/s 带宽下的真实行为、全网拥塞分布、多 die 协同的长尾延迟、功耗/热；
  • 切片特有的伪风险：切片太小可能永远复现不到全网络级的极端拥塞和协议交互，要靠流量模型把“规模效应”注入，并在硅后/更大容量 emulator 上补规模验证（37 原型/Emulation/仿真选引擎 决策树/多引擎排班）。

报告必须标注每条结论是“切片实测”还是“外推/模型”，避免把小切片的乐观结论直接当成大芯片保证。

八、常见坑速查 ​

  • 硬把全尺寸塞进多片 FPGA → 参数化切片，只实例化代表性 tile；
  • 为原型另写简化核 → 必须同 RTL 改参数，否则验证假设计；
  • 拿 DDR 测得的带宽当 HBM 性能 → 功能可替身、性能须按 HBM 校准；
  • 给几百核都加探针 → 计数器汇聚 + 个别关键点 trace；
  • 软件等流片后再写 → 保持二进制兼容在切片上全栈 shift-left；
  • 切片实测结论直接外推全尺寸性能 → 区分可外推功能与需模型补的规模效应。

与系列及现有篇目的链接 ​

总结 ​

一句话总结：AI 大芯片（数百到上千 TOPS、HBM TB/s、大 NoC、数百核、多 die/chiplet）无法整颗上 FPGA 原型，因为规模墙（逻辑量超任何 FPGA）、带宽墙（DDR 远不及 HBM 且控制器模型不同）、可观测性墙（几百核无法都加探针），其原型目标不是复制全芯片而是在有代表性的切片上验证功能、跑通软件栈、暴露架构交互；核心方法是让 RTL 天生参数化、原型上仅实例化 N×M 个真实 tile 加一块 NoC 角落（计算核数据通路和路由死锁逻辑必须真实走到，且只能改参数不能另写简化核否则验证假设计），切片之外用三类替身并显式校准——缩小真实 NoC 配流量生成器模拟外部 tile 的拥塞背压（路由功能可信、绝对延迟不可外推）、用 DDR 或 transactor 替 HBM（功能用 DDR、带宽性能必须按 HBM 参数校准不能拿 DDR 数当 HBM 数）、至少实例一个真实 die/D2D 边界其余 die 用 transactor；scale-up/scale-out 高速互联走速率适配器做事务级注入验证协议栈与集合通信、线速和 SerDes 留到专门平台；可观测性从看波形转为每个 tile 下沉硬件性能计数器汇聚利用率/stall/拥塞、只上报错误死锁事件流、仅对一个代表性核和一条 NoC 关键路径开深 trace；软件栈（算子库/kernel/编译器/driver/runtime）保持与全芯片二进制兼容、在切片上自适应规模全栈 shift-left，这是原型回报最大的部分；最本质的可信度问题是区分可直接外推的（核功能、指令、单算子、编译驱动、NoC 路由死锁、协议握手）与不能外推需模型补的（全芯片绝对性能、TB/s 真实行为、全网拥塞长尾、功耗热），并警惕小切片永远复现不到全网极端拥塞、需流量模型注入规模效应再到更大容量引擎补验证，报告须标注每条结论是切片实测还是外推。