DRC/LVS 入门：物理验证在查什么
更新时间：2026-09-21。
eda/入门导读。深入细节见专家深稿 DRC/LVS 物理验证。
一句话回答
版图完成后要过两道关：DRC 检查图形几何是否符合制造厂的工艺规则（线宽、间距、包围、密度、天线），不合规则可能短路、开路或良率崩；LVS 把从版图抽取出来的网表和设计原理图网表逐一比对器件与连线，确认版图接的和电路图一致。DRC 管「画得合不合工艺」，LVS 管「画的是不是这个电路」，两者都清零才能交付流片。
一、DRC 在查什么
- width：金属/多晶硅最小宽度，太窄会断；
- spacing：不同网络最小间距，太近会短路；
- enclosure：接触孔/通孔要被金属包围多少；
- density：金属填充密度上下限，影响平坦化（CMP）；
- antenna 天线规则：制造中长金属累积电荷打坏栅氧；
- 规则由晶圆厂的工艺套件（PDK/rule deck）给出。
二、LVS 在查什么
工具从版图抽取器件和连接（PEX 的网表部分），与原理图网表比对：
- 器件类型、数量（MOS/电阻/电容）；
- 引脚连接关系是否一致；
- 常见错误：短路、开路、漏器件、接反；
- 报告 mismatch/网表对比，定位差异。
三、关系与流程
bash
版图 ──► DRC（几何规则）─┐
└─► 抽取网表 ─► LVS（与原理图比对）─► 都干净 ─► 流片工具常用 Calibre、Hercules、Assura 等；无法满足的规则可申请 waiver（需厂方/团队批准），不能默认忽略。
常见坑
- DRC 和 LVS 混为一谈：一个管几何合规、一个管电路一致，都要单独清零。
- 只清 DRC 不跑 LVS：图形合法但接错线，芯片功能错。
- 忽略 density/天线等「软」规则：同样会被 deck 拦下。
- 滥用 waiver：每条豁免要有依据和审批。
- 改了一处没重跑全量：局部修改可能引入新违规。
- 模拟器件参数/匹配没核对：LVS 过了也可能器件尺寸不满足设计。
总结
DRC 按晶圆厂规则检查版图几何（线宽/间距/包围/密度/天线），LVS 比对版图抽取网表与原理图的器件和连接；一个保工艺可制造、一个保电路没接错，两者全部清零、谨慎使用 waiver 后才能交付流片，专家级细节见深稿。