功耗与热的耦合：漏电和温度为什么会互相加码
更新时间：2026-09-15。本文是「集成电路大类 · 低功耗设计与验证」入门层系统篇第 48 篇。功耗与发热建立了「功耗变成热、结温有上限」的基本直觉；这一篇讲更深、也更危险的一层：热和漏电不是两件事，而是一个会自我强化的闭环——温度一高，漏电猛涨，漏电又发热，进一步推高温度。理解这条正反馈，才明白为什么漏电签核要用高温角、为什么芯片要有热保护、为什么数据中心这么在意散热。系统地图见低功耗导读。
一、先把热路当成电路看
热量从晶体管结面流到环境，和电流从电源经电阻流到地是严格类比的：
- 功耗 P（W）↔ 电流 I（A）：持续注入的热功率，像持续注入的电流；
- 温差 ΔT（°C）↔ 电压差 ΔV（V）：结与环境之间的温差，像电阻两端压降；
- 热阻 θ（°C/W）↔ 电阻 R（Ω）：阻碍热流出去的能力。
于是有最常用的热路欧姆定律：
Tj = Ta + P × θJA
结温 = 环境温度 + 功耗 ×（结到环境热阻）。这和 IR-Drop 里 Vdrop=I×R 是同一种思维，只不过一个在算电压掉了多少，一个在算温度升了多少。
算例：一颗芯片功耗 P=2W，封装 θJA=20°C/W，环境 45°C，则 Tj = 45 + 2×20 = 85°C。如果功耗涨到 3W 而散热不变，Tj=45+60=105°C——逼近很多器件 105~125°C 的上限。这就是为什么「多烧一瓦」在散热受限时不是线性小事。
二、危险的正反馈：漏电为什么随温度爆炸
动态功耗主要来自开关充放电，对温度只是温和变化；真正的火药桶是亚阈值漏电。晶体管「关断」时仍有微弱沟道电流，它对温度近似指数敏感，工程上常用每升高约 10°C 漏电增加到约 1.5~2 倍来建立直觉（具体随工艺与阈值电压变化）。把它和热路定律接起来，就得到闭环：
这条回路为什么可怕：它是正反馈。温度高一点，漏电多一截，多的漏电又加热，再推高温度。在多数正常设计里，散热和电源门控会把系统稳在一个新的（更热的）平衡点；但当漏电占比高、散热差、或环境温度已经很高时，平衡点可能不存在——温度一路冲上去，就是热失控（thermal runaway），轻则热保护降频，重则器件永久损伤、漏电极剧老化。
数字直觉：同一颗先进工艺芯片，常温 25°C 时漏电若为 X，在结温 85°C 时常可达数倍 X，125°C 高温角下可能到近一个量级；这也是为什么漏电与工艺反复强调「先进工艺漏电是热的函数」。
三、平均温度会骗人：热点才是签核要点
用整颗芯片平均功耗算出的「平均结温」常常低估风险。真实芯片上功耗分布极不均匀：
- 高速运算簇、时钟树、大 SRAM、PHY 是局部热源，形成热点（hot spot）；
- 热点局部的结温可以比封装平均温度高十几到几十度，而漏电是按局部温度涨的——热点处漏电更高、更热，形成局部版的正反馈；
- 所以热签核看的是温度分布图（thermal map），不只是一个 θJA 标量。布局上把高活动模块分散、避免两个发热大户贴在一起，是物理设计切断局部正反馈的常用手段。
四、电、热在签核里怎么联动
正因为这条回路，功耗签核和时序签核用的「最坏角点」常和直觉相反：
- 漏电最坏角往往是高温慢角（如 SS / 高温 / 低压）：温度高漏电大、同时晶体管慢，功耗和时序在这个角都不讨好；
- 评估漏电预算必须在高温角给数字，常温实测「漏电很小」不代表高温下不过线；
- 压降也会掺一脚：IR-drop使局部电压偏低，数字电路为保频率可能被加压或降频，电压又以平方项影响动态功耗——电（压降）—功耗—热三者耦合，严谨团队会做功耗-热协同分析，而不是各算各的。
五补、热不只是一个 θJA：结到壳到板到环境的串并联
入门用单个 θJA 足够，但真实热路是一串热阻串联，像电源路径上多段电阻连乘一样（与供电链效率连乘同理）：
Tj − Ta = P ×（θJC 结到壳 + θCS 壳到散热器 + θSA 散热器到环境）
- θJC（结到壳/顶）：主要由封装结构决定，塑封和裸露焊盘（exposed pad）差别很大；
- θJB / θJC(bottom)（结到板/底）：很多 QFN/BGA 的热其实主要从底部焊球/裸露焊盘灌进 PCB，板子成了大散热片；
- 热过孔阵列、铺铜：把芯片底部热量导到内层和背面，是低成本降低有效热阻的关键手段；
- 散热器/风冷/液冷：主要降低最后一段到环境的热阻，芯片封装本身的 θJC 并不会因此改变。
工程直觉：当一颗 QFN 怎么测都偏烫，先别急着降频，查它裸露焊盘下有没有足够的热过孔和铺铜——同样的芯片、同样的功耗，板级散热设计不同，结温差十几度并不稀奇，而十几度对应漏电可能差一倍以上，直接把你在芯片里辛苦省下的静态功耗吃掉。这也再次说明岗位地图里 PI 工程师为什么必须和封装、板级共用模型：热阻网络的任何一段是短板，整条链的温升就被它决定。
封装散热的粗略对比（量级直觉，具体看手册）：
| 封装形态 | 散热特征 | 典型适用 |
|---|---|---|
| 普通塑封 SOP/QFP | 热主要靠引脚，θJA 偏高 | 小功耗 MCU、模拟 |
| QFN 裸露焊盘 | 底部直接灌板，θJA 明显更低 | 中大功耗数字/射频 |
| BGA/FCBGA | 焊球阵列+倒装，热路短、供电好 | 高功耗 SoC、CPU |
| 加金属盖/散热器 | 压低最后一段热阻 | 桌面/服务器 |
| 液冷/冷板 | 强制换热，热阻最低 | 数据中心、高功率 |
五补二、车规与老化：热在寿命维度上还要再翻一倍账
热不只影响当下功耗，还影响寿命，这在车规里是硬约束：
- 温度每升约 10°C，多种失效机制速率近似翻倍（经验性的 Arrhenius 直觉）：电迁移、NBTI/HCI 老化、接触与绝缘退化都随温度加速；
- 于是高温既抬高漏电（短期正反馈），又吃掉寿命裕量（长期账），两者叠加让车规芯片对结温异常敏感——车舱环境温度本就可达 105°C 以上，留给芯片自热的余量很小；
- 设计应对是「热降额」：在规格里限定最高持续结温、限制高功率态驻留时间，并让 thermal throttling 在远低于损伤阈值时就启动；先进工艺还要评估老化后漏电和时序漂移，留 guard band（这部分深水区进阶层再展开）。
换句话说，功耗与发热讲的「结温有上限」其实包含两个上限：一个是立刻出错的热失控上限，一个是用十年才显现的寿命上限；低功耗设计要同时离这两条线都足够远。
五补三、把正反馈算出来：一个平衡点算例
光说「指数」不够直观，用一个教学化的简化模型走一遍（数字为假设，只为展示机制）。设芯片动态功耗固定 Pdyn=1.0W；漏电功耗随结温近似 Pleak(T)=0.10 × 2^((T−40)/20) W，即从 40°C 起每 20°C 翻一倍；散热满足 T = Ta + Ptotal × θJA，取 Ta=40°C、θJA=20°C/W。迭代看平衡点：
| 轮次 | 假设 T(°C) | Pleak(W) | Ptotal(W) | 散热反算 T=40+P×20 |
|---|---|---|---|---|
| 1 | 40 | 0.10 | 1.10 | 62 |
| 2 | 62 | 0.21 | 1.21 | 64.2 |
| 3 | 64.2 | 0.23 | 1.23 | 64.6 |
| 4 | 64.6 | 0.24 | 1.24 | 64.8（收敛） |
系统在约 65°C 找到稳定平衡点：发热线和散热线在这里相交。现在把散热变差（θJA 升到 26°C/W，或环境升到 55°C），再迭代会发现每一轮温度都被推得更高、两轮之间不再收敛而是继续发散——发热（随温度指数上升）比散热（线性）涨得快，交点消失，就是热失控的数学含义。
这个算例给出三条可迁移的结论：
- 降低 Pdyn 或 Pleak（少注入）和降低 θJA（强散热）都能把平衡点压下来，对应前面切断回路的两大类手段；
- 正反馈不等于必然失控，多数产品在发热与散热之间仍有稳定交点，设计目标是让这个交点离温度上限足够远、留出环境恶化和老化的裕量；
- 判断风险要看「两条曲线斜率」：当高温处漏电随温度的增长斜率超过散热能力，就没有安全平衡点了——这也是为什么散热余量不能只按常温平衡点卡。
工程上不会手算这个迭代，工具会用功耗图+热阻网络做协同仿真；但亲手算一遍，能让你在评审时对「θJA 加 20% 到底多危险」有数量级感觉，而不是只会看工具报告的红绿。
六、工程上怎么切断这条回路
| 手段 | 切断的环节 | 说明 |
|---|---|---|
| 电源门控 PG | 直接消掉闲置模块漏电 | 不用就断电，从源头去掉热源，见电源门控 |
| 多阈值/体偏置 | 降低漏电温度敏感度 | HVT、RBB 压低高温漏电，见低功耗趋势 |
| 热感知布局 | 摊薄热点 | 发热模块分散、靠近焊球/金属导热路径 |
| 散热设计 | 降低 θJA | 更好的封装、热过孔、风冷/液冷，提高带走热的能力 |
| 热传感器+节流 | 限制闭环峰值 | 片上温度传感器超限就 DVFS 降频/关核（thermal throttling） |
| 热感知调度 | 平衡负载 | 软件轮流用不同核，让单核不持续烫，见CPU 电源管理 |
thermal throttling 是最后一道自动保险：温度传感器读到阈值，硬件/固件立刻降频降压甚至关部分电源域，强行把 P 压下来、打破正反馈。用户感知为「手机玩游戏发烫后变卡」——那不是故障，是热保护正在切断回路。
六、放大到系统：数据中心为什么把热当账算
单芯片的热耦合，在机房里放大成电费：芯片漏电随温度涨，整机房温度越高，服务器自身风扇和机房空调越耗电，形成系统级正反馈。于是数据中心用 PUE 衡量「每给 IT 设备一度电，散热/供配电还要搭多少」，并通过提高回风温度、冷热通道隔离、液冷等方式降低散热代价；还会用功率封顶（RAPL）避免机柜局部过热。详见数据中心功耗。这里芯片的热阻网络，外面套着一层机房的热阻网络，规律是同一个：降低注入功率，或降低热阻，都能压低平衡温度。
七、常见误区
- 只看常温漏电：高温角漏电才是签核数字，常温「挺好」可能在 105°C 翻几倍。
- 用平均结温代替热点：漏电按局部温度长，热点才是失控起点。
- 以为降频只是性能问题：throttling 本质是热失控保护，频繁触发说明散热/功耗预算定错了。
- 把热和功耗交给两拨人互不通气：热模型、结温、corner 必须共用一条链，否则签核的温度和散热假设对不上（这点在岗位地图的职责边界里也提过）。
- 把「摸起来不烫」当散热没问题：塑料外壳手感有滞后，结温可能早已很高；对结温只能靠传感器、热像或热阻推算，不能靠手。
- 忽视瞬态热：结温对毫秒级功耗峰值有热惯性响应，短脉冲未必立刻升温，但持续的高功耗 burst 会让热点爬升，评估 burst 长度要对着热时间常数看，而不是只看平均功率。
- 把散热当纯成本：适当增强散热（降低 θJA）往往换来更低平衡结温和漏电，在高温高漏电工艺上，省下来的漏电电费/续航可能反过来抵掉一部分散热投入，这笔账在数据中心尤其明显。
结语
功耗与热的耦合，是低功耗工程里少数带有「正反馈」性质、因而可能非线性失控的机制。记住两个公式和一条回路就够了：热路上 Tj=Ta+P·θ，漏电随温度近似指数增长，两者首尾相接形成「越热越漏电、越漏电越热」。设计者能做的，要么减少注入（门控、多阈值、降压），要么增强泄放（散热、布局、封装），再用传感器和节流兜底；而签核必须在高温角、按热点、把电—功耗—热放在一起算。
一句话收口：漏电是温度的函数，温度又是漏电的结果——低功耗设计不只是把瓦数压下去，更是别让芯片掉进那条自己加热自己的回路。
总结
功耗与热通过热路定律 Tj=Ta+P·θ 和亚阈值漏电随温度近似指数增长（约每 10°C ×1.5~2）首尾相接，形成「越热越漏电、越漏电越热」的正反馈，当漏电增长斜率超过散热能力时稳定交点消失即热失控；平均结温会骗人，漏电按局部热点温度长，且高温同时吃掉当下功耗和十年寿命（EM/NBTI 等近似 Arrhenius 加速）。切断回路要么减少注入（电源门控、HVT/RBB、降压），要么增强泄放（封装、热过孔、风冷液冷、热感知布局），再用 thermal map、高温角签核和 throttling 兜底，电—功耗—热必须一起算。