极客工场

Appearance

共 2,083 字预计阅读约 7 分钟

SV constraint_mode 内联约束：开关、with 与用例级覆盖 ​

更新时间：2026-09-28。约束随机的基础写法——inside、分布权重、跨字段约束——在 SystemVerilog inside 约束与 dist 分布 里已经讲过；这一篇解决的是上一层问题：类里写好的约束是「默认世界」，而每条测试用例都想活在自己的世界里。constraint_mode 负责关掉整块约束，randomize() with 负责在调用点临时加条件，两者合起来就是「用例级约束覆盖」的完整手段。更复杂的约束组织手法（soft、约束块继承）可对照 SystemVerilog 高级约束：solve before、soft 与约束复用。

本文要回答的问题 ​

  • 类里写死了 addr inside {[0:'hFFFF]}，某条用例想只打 0 到 'hFF，难道要再派生一个类？
  • constraint_mode(0) 关掉约束块之后，随机结果会发生什么？句柄和块名两种调用形式差在哪？
  • randomize() with 的条件和类内约束是叠加还是覆盖？优先级谁说了算？
  • 为什么说「定向用例 = 默认约束 + 用例级覆盖」，而不是「定向用例 = 手写所有字段」？

一、为什么需要运行时的约束开关 ​

约束写在类里是静态的：编译期就定型。但验证的现实是，同一个 transaction 类要伺候几十条用例——正常流量用例要全地址空间，边界用例只要头尾两个地址，错误注入用例干脆要非法值。如果每个用例都派生一个子类，类数量会爆炸，而且 90% 的代码是重复的。

SystemVerilog 给了两条不派生类的出路：

手段作用生效时机影响范围
constraint_mode(0/1)整块关闭/打开某个约束块运行时任意时刻该对象后续所有 randomize()
randomize() with {...}在调用点叠加临时条件仅本次调用单次随机
rand_mode(0/1)把某个 rand 变量变回普通变量运行时顺带提一句，不是本篇重点

前两条是本文主角。一句话区分：constraint_mode 是「减法」，关掉不想要的；with 是「加法」，加上这次想要的。定向用例的完整配方通常是：先用 constraint_mode 关掉挡路的默认约束，再用 with 钉上本条用例的定向条件，其余字段仍交给求解器自由发挥——既保留了随机的覆盖率价值，又把关键维度钉死在目标上。

二、constraint_mode：约束块的总开关 ​

前提是把约束写成命名约束块。无名约束（constraint { ... } 这种匿名写法在 SV 里不允许，约束块必须有名字）才能被开关：

systemverilog
class axi_txn extends uvm_sequence_item;
  rand bit [31:0] addr;
  rand bit [2:0]  size;
  rand bit        write;

  constraint c_addr_range { addr inside {[32'h0000_0000:32'h0000_FFFF]}; }
  constraint c_size_legal { size inside {0, 1, 2}; }   // 1/2/4 字节
  constraint c_write_default { write dist {1 := 70, 0 := 30}; }
endclass

用例里这样开关：

systemverilog
task boundary_case(axi_txn t);
  t.c_addr_range.constraint_mode(0);       // 关掉 64KB 上限
  t.c_write_default.constraint_mode(0);    // 关掉 70/30 分布
  assert(t.randomize() with {
    addr inside {0, 32'hFFFF_FFFF};        // 只打头尾
    size == 2;
  });
endtask

两个要点。第一，constraint_mode 有两种调用形式：obj.constraint_mode(0) 关掉对象上所有约束块，obj.c_xxx.constraint_mode(0) 只关指定块。前者是核武器，用完几乎一定会让某个隐藏约束失效而出意外值，工程里推荐只用后者、点名操作。第二，它是对象级而非类级的：关掉 t1 的 c_addr_range 不影响 t2。这既是灵活性也是坑——同一个类不同实例的约束状态可能不一致，调试时别假设「这个类现在是什么状态」。

状态是黏滞的：关了就一路关着，直到有人重新 constraint_mode(1)。用例结束时如果对象会被复用（sequence 里循环 new 的除外），记得恢复现场，否则下一条用例拿到的是一个「约束残缺」的对象，随机结果飘得莫名其妙。

三、randomize() with：调用点的内联约束 ​

with 后面的约束只在这一次 randomize() 调用里生效，与类内所有仍开启的约束块叠加求解。也就是说最终解 = 类内约束 AND 内联约束。如果两者冲突，随机失败返回 0——不是「内联覆盖类内」。

systemverilog
// 类内：addr inside {[0:'hFFFF]}
// 内联：addr inside {['h8000:'h8FFF]}
// 结果：交集 ['h8000:'h8FFF]，两者同时满足
assert(t.randomize() with { addr inside {[32'h8000:32'h8FFF]}; });

内联约束里引用类成员直接写名字，引用调用处的局部变量要用 local:: 前缀消歧，这是最常见的编译错误来源：

systemverilog
task directed_write(bit [31:0] target_addr);
  axi_txn t = new();
  assert(t.randomize() with {
    addr  == local::target_addr;   // 不写 local:: 会被当成类成员而报错
    write == 1;
  });
endtask

内联块里可以写求解器支持的任意表达式：inside、dist、->（蕴含）、函数调用，甚至多行组合。它和 constraint_mode 的协作关系用一张图概括：

chip-design/verification/sv-constraint-mode-inline.md D2 示意图

读图抓两条：一，constraint_mode(0) 只是让该块「不参与本次求解」，约束定义还在类里，随时能开回来；二，内联约束是每次调用的临时乘客，与开启的类内约束做逻辑与。这张图同时解释了为什么「关掉默认分布 + with 钉死关键字段」是定向用例的标准动作。

四、用例级约束覆盖：定向用例的标准配方 ​

把前面两件套组合起来，定向用例的骨架长这样：

systemverilog
class test_addr_boundary extends base_test;
  virtual task run_phase(uvm_phase phase);
    axi_txn t;
    phase.raise_objection(this);
    repeat (100) begin
      t = axi_txn::type_id::create("t");
      t.c_addr_range.constraint_mode(0);
      t.c_write_default.constraint_mode(0);
      assert(t.randomize() with {
        addr inside {0, 32'hFFFF_FFFF, 32'h0000_8000};
        size == 2;
      }) else `uvm_fatal("RAND", "randomize failed")
      ap.send(t);
    end
    phase.drop_objection(this);
  endtask
endclass

三个工程纪律值得单独强调。

第一，随机失败必须处理。 randomize() 返回 bit，内联约束和残留类内约束冲突时返回 0 且不修改任何变量——对象保持旧值悄悄流入 driver，波形上全是重复数据，极难定位。永远 assert(t.randomize() ...) 或检查返回值。

第二，用 soft 约束预留「可覆盖的默认值」。 类内默认值写成 soft（如 constraint c_len { soft len == 4; }），内联 with 里的同字段约束可以覆盖 soft 而非与之冲突——这是 LRM 定义的优先级：内联约束 > soft 约束 > 普通约束。有了 soft，很多场景连 constraint_mode(0) 都省了。soft 的完整语义见 SystemVerilog 高级约束：solve before、soft 与约束复用。

第三，覆盖状态集中管理。 如果同一条覆盖逻辑要在三个用例里用，不要复制粘贴三段 constraint_mode + with，把它收进 sequence 的一个 task 或 transaction 的一个 pre_randomize() 辅助函数里，参数化传入目标值。约束覆盖也是代码，同样怕散弹式修改。

五、常见坑速查 ​

现象根因处理
randomize 返回 0，数据不更新内联与类内约束冲突（忘了关默认块）先 constraint_mode(0) 点名关掉冲突块，或改用 soft
局部变量报「未声明的类成员」内联块里没写 local::调用处变量一律 local::var
换了个对象约束又生效了constraint_mode 是对象级，新 new 的对象默认全开每个新对象重新设置，或封装进 create 之后的统一函数
用例之间互相污染关掉的约束没恢复，对象被复用用例结束 constraint_mode(1) 恢复，或每次 new 新对象
obj.constraint_mode(0) 后结果全乱全量关闭连合法性强约束也关了只点名关闭需要覆盖的块
with 里写了 dist 但分布不对内联 dist 与类内 dist 叠加后交集非预期关闭类内分布块再写内联 dist

这一篇在知识体系里的位置 ​

总结 ​

SV constraint_mode 内联约束是定向用例的两件套：constraint_mode(0) 按名字关掉挡路的类内约束块（对象级、状态黏滞、记得恢复），randomize() with 在调用点叠加仅本次生效的临时条件（与开启约束做逻辑与、局部变量要 local::、返回值必须检查）；配合 soft 约束做默认值，就能用「关一块、加一条」的最小改动让每个用例拥有自己的解空间，而不必派生一堆子类。