刻蚀工艺：湿法、干法与各向异性，图形怎样真正转进硅片
更新时间：2026-09-24。本文是「集成电路大类 · 芯片设计」**进阶层（intermediate）**晶圆制造工艺系列的一篇。光刻原理：掩模、曝光与分辨率 讲的是怎样把掩模上的电路图形「画」到光刻胶上，但光刻胶只是一层临时涂层，真正要被加工的是它下面的氧化硅、多晶硅、金属。刻蚀工艺回答的就是下一步：怎样把胶上的窗口忠实临摹进下层材料。整体工序在 芯片制造的核心工艺：从晶圆到芯片 里有全景介绍。
本文要回答的问题
- 光刻已经做出图形了，为什么还必须刻蚀？刻蚀到底去掉什么？
- 湿法刻蚀和干法刻蚀各自的原理、优缺点和典型用途是什么？
- 「各向同性」和「各向异性」刻蚀轮廓差在哪，为什么先进工艺离不开各向异性？
- Bosch 工艺怎样靠侧壁钝化刻出深孔，扇贝纹（scallop）是什么？
- 刻蚀速率、选择比、均匀性、ARDE 这些指标典型数值是多少？
- RIE、ICP、CCP 三种等离子体设备有什么区别，分别刻什么材料？
一、刻蚀是什么：图形转移的第二步
一片 CMOS 晶圆要经历几十道光刻，每道光刻之后几乎都跟着一次刻蚀。典型流程是：先在晶圆表面沉积或生长一层待加工薄膜（比如 100 nm 厚的二氧化硅），旋涂光刻胶、曝光、显影，胶上开出窗口；然后刻蚀只在窗口暴露的地方向下啃薄膜，被胶盖住的地方保留；最后去胶，薄膜就带上了和掩模一致的图形。注意光刻胶图形本身不参与器件电学功能，它只是一次性的「镂花模板」，刻蚀才是把图形刻进功能材料的动作。
图形转移质量好不好，看三个基本要求：窗口该开多宽就开多宽（尺寸控制）、侧壁尽量垂直（形貌控制）、下层刻到为止、不该伤的层不能伤（选择比）。这三条贯穿全篇。
图里要读的一点是：刻蚀的对象不是胶，而是胶窗口下面的薄膜；衬底是希望被保护的「停止层」。光刻定义横向尺寸，刻蚀决定纵向形貌。
二、湿法刻蚀：化学液体的纯化学反应
湿法刻蚀把晶圆浸泡（或喷淋）在液态化学试剂里，靠纯化学反应溶解目标材料。几个经典配方在产线上用了几十年：
| 目标材料 | 典型试剂 | 备注 |
|---|---|---|
| 二氧化硅 SiO₂ | 稀释氢氟酸 DHF（HF:H₂O），或缓冲氧化硅刻蚀液 BOE（HF+NH₄F） | 热氧化硅速率约 100 nm/min 量级 |
| 氮化硅 Si₃N₄ | 热磷酸（约 160°C H₃PO₄） | 对氧化硅选择比很高 |
| 单晶硅 | KOH（约 80°C）或 HNA（HF/HNO₃/醋酸） | KOH 对〈111〉晶面刻得极慢，可做 V 形槽 |
| 金属铝 | 磷酸/硝酸/醋酸混合液 | 早期金属刻蚀 |
湿法的优点很实在：选择比极高（对衬底可以做到几百比一）、刻蚀速率快、设备便宜、一次处理一整批 25 片、无等离子体损伤。代价同样致命：液体化学反应没有方向概念，上下左右一起啃，是各向同性刻蚀。窗口底下往下钻的同时，还往胶的侧下方掏，产生明显的横向钻蚀（undercut）。
HF 刻氧化层是湿法最经典、至今不可替代的工艺，值得给一组产线数字。常用的 DHF 是 HF 与水按 10:1 到 100:1 稀释；BOE 用 NH₄F 稳住 F⁻ 浓度，使速率不随消耗漂移，典型 6:1 配方在 25°C 刻热氧化硅约 100 nm/min。同一份药液刻不同氧化层速率差很多：CVD 沉积的氧化硅致密性差，速率是热氧化硅的 3~10 倍，掺磷的 PSG 更快——这意味着同一槽刻蚀对叠层并非均匀去除，配方必须按膜种选。反应机理是 SiO₂ + 6HF → H₂SiF₆ + 2H₂O，产物氟硅酸溶于水被冲走。先进工艺里 HF 还以「HF-last」形式出现在清洗线：栅氧化前用极稀 HF（200:1）把自然氧化层剥光，露出疏水性的氢终止硅表面，随即进氧化炉，这步对金属沾污和颗粒控制的要求远高于对速率的要求。
如果胶窗口宽 1 µm、往下刻 0.5 µm 深，侧向也会蚀进去约 0.5 µm，最终图形比设计窄掉一截、侧壁还是圆弧。特征尺寸到了微米级以下，这个误差无法接受。所以湿法在先进逻辑工艺里基本退出「图形刻蚀」，退守三个不追求侧壁垂直的岗位：晶圆清洗、去胶/去除残留物、整片薄膜剥除（blanket strip），比如用热磷酸剥掉硬掩模氮化硅。此外 MEMS 里利用 KOH 的晶面相关性做各向异性湿法刻蚀，是个特例。
三、干法刻蚀：等离子体同时给物理和化学两只手
干法刻蚀在真空腔体里把工艺气体（如 CF₄、SF₆、Cl₂、HBr）电离成等离子体，用它来刻蚀。等离子体里同时存在两类「武器」：
- 物理轰击：射频电场把带正电的离子（如 Ar⁺）加速，垂直砸向晶圆，像纳米尺度的喷砂，把表面原子溅射出来。轰击是有方向的，只往下打；
- 化学反应：自由基（如 F·、Cl·）和被刻材料生成挥发性产物（Si + 4F → SiF₄↑），被真空泵抽走。自由基不带电、运动随机，化学刻蚀本身各向同性。
把两只手组合起来就是 RIE（反应离子刻蚀，Reactive Ion Etching） 的核心思想：化学反应负责高速率和高选择比（只和目标材料反应），垂直离子轰击负责方向性。轰击还能打碎侧壁和底部生成的钝化层，使「底部刻得动、侧壁刻不动」，于是横向几乎不钻蚀、侧壁可以做到 80°~90° 垂直。先进工艺的图形刻蚀几乎全部是干法，根本原因就是这只可调出的各向异性。
读这张图抓住两点：离子因为下电极上的射频偏压而被「拉直」，方向垂直；自由基则四面八方乱撞。工程师调气体配比和偏压功率，本质上就是在「化学/物理」这两个旋钮间找平衡——偏压越大越垂直，但对光刻胶和衬底的轰击损伤也越大。
还要补一个关键机理：离子增强刻蚀（ion-enhanced etching）——物理和化学不是简单相加，而是相乘。实验上把 XeF₂ 这种纯化学刻蚀剂单独通到硅表面，速率很低；只打 Ar⁺ 纯溅射，速率也低；两者同时进行时，速率可以高出两者之和一个数量级。原因是离子轰击不断打断表面 Si-Si 键、清理反应产物、暴露新鲜硅原子，自由基的反应活化能被显著降低，于是只在被离子打中的底面出现高速刻蚀，侧壁没有离子，速率依然是慢速的纯化学通道。这正是各向异性在微观上的来源。量级上，CCP 等离子体密度约 10⁹~10¹⁰ cm⁻³、离子能量常在 100~500 eV；ICP 密度达 10¹¹~10¹² cm⁻³，可用更低能量（几十 eV）换高离子通量。工程上把刻蚀速率近似写成 ER ∝ Γ_ion · n_radical · Y，即离子通量 Γ_ion、自由基浓度 n 与产额 Y 的乘积；纯化学支路则服从 ER = A·C·exp(−Eₐ/kT) 的阿伦尼乌斯关系，温度每升几十度速率翻倍——所以晶圆温度（静电吸盘控温，常见 20~60°C）也是一个必须锁死的旋钮。
四、各向异性的极致：侧壁钝化与 Bosch 工艺
要在深孔里也保持垂直，光靠离子方向性还不够，业界发明了主动的侧壁钝化（sidewall passivation）：刻蚀的同时让侧壁长出一层保护层，底部保护层又被垂直离子轰开继续往下刻，侧壁却安然无恙。钝化膜可以是含氟聚合物（氟碳气体 CF₄/CHF₃ 富余碳时自然沉积），也可以是氧化硅。
最极端的例子是 Bosch 工艺（深反应离子刻蚀 DRIE），用于 MEMS 和先进封装的 TSV（硅通孔），要在硅上刻出深宽比 20:1 甚至 50:1 的深孔。它把钝化和刻蚀拆成交替脉冲循环：
| 阶段 | 气体 | 动作 |
|---|---|---|
| 沉积阶段（约 1~3 秒） | C₄F₈ | 在整个孔壁和底部沉积一层类似特氟龙的含氟聚合物 |
| 刻蚀阶段（约 5~10 秒） | SF₆ | F 自由基化学刻蚀硅；垂直离子优先把底部聚合物轰开，侧壁聚合物保留 |
每循环一次孔加深一小段，循环几百次。代价是侧壁留下一层一层周期性的波纹，称为扇贝纹（scallop），典型起伏几十到几百纳米。要减小扇贝纹就得缩短每个循环的时间、降低单次刻深。MEMS 之外，高深宽比结构在 3D NAND（沟道孔深宽比已超过 40:1）里是家常便饭，这也是刻蚀设备在先进工艺中地位越来越重的原因。
两种轮廓的对比就是两代工艺的分界线：左边的碗状轮廓决定了湿法只能做微米级和清洗，右边的垂直深孔支撑了深亚微米以下所有结构。
五、关键指标：用什么数字判断刻蚀好坏
- 刻蚀速率（etch rate）：单位时间去掉的厚度。干法常见几百 nm/min 到几 µm/min；介质刻蚀常落在 300~800 nm/min。速率要快到保产能，又不能快到失控；
- 选择比（selectivity）：目标材料刻蚀速率与掩模/衬底速率之比。对光刻胶一般 3:1~10:1，介质刻蚀对光刻胶常只有 2:1~5:1，对硬掩模（如非晶硅、金属硬掩模）可做到 50:1 以上；对停止层希望 >100:1。选择比不够，刻到终点时胶已经被啃光，图形就毁了；
- 均匀性（uniformity）：整片晶圆（现在是 300 mm）各处速率的差异，先进工艺要求片内不均匀性低于 ±3%，边缘一片区域最难控制；
- CD 控制（关键尺寸）：刻后线宽与目标值的偏差，先进节点要求偏差控制在几纳米内。刻蚀还要刻意补偿光刻造成的偏差，称为 etch bias；
- 纵横比相关刻蚀（ARDE，Aspect Ratio Dependent Etch）：孔越深越窄，离子和自由基越难进去、产物越难出来，导致深孔刻得比浅孔慢（RIE lag），同样深度下窄孔开口处还可能提前闭合。这是高深宽比结构最头疼的非理想效应，靠脉冲等离子体、调气压和气体流量缓解；
- 侧壁角度、侧壁粗糙度、等离子体诱导损伤（PID） 也是必检项。
这几个指标彼此打架，配方是折中出来的，不能单项拉满。最典型的是选择比与各向异性的矛盾：加大偏压，离子更直、侧壁更陡，但掩模和衬底同样被溅射，选择比立刻掉；要保选择比就得减小能量、加多聚合性气体，可聚合物沉积过量又会堵孔或留下侧壁残留。气压是另一个跷跷板：低压（几 mTorr）下离子平均自由程长、方向性好、片内均匀性高，但等离子体密度低、速率慢；升压能提速率，却让离子碰撞变向、钻蚀回升。实际 recipe 里功率、气压、CF₄/CHF₃/HBr/O₂ 配比、吸盘温度动辄十几个参数联动，靠实验设计（DOE）找出同时满足 CD、选择比和均匀性的工艺窗口，而不是逐项调到极值。
六、设备：RIE、ICP、CCP 怎么选
基础 RIE 用一组射频电极既产生等离子体又加偏压，等离子体密度和离子能量拧在一起，不够灵活。主流生产设备把「造等离子体」和「加速离子」解耦：
| 设备 | 等离子体怎么来 | 特点 | 主要刻什么 |
|---|---|---|---|
| CCP（电容耦合） | 上下两个平行板加射频 | 等离子体密度较低但离子能量高、可调偏压大 | 介质刻蚀：氧化硅、氮化硅、低 K 介质，接触孔/通孔 |
| ICP（电感耦合） | 腔体顶部线圈感应耦合产生高密度等离子体，下电极单独加偏压 | 密度高（离子浓度比 CCP 高一两个数量级），密度和能量独立可调 | 硅刻蚀：单晶硅、多晶硅栅、金属（铝、钨）；Bosch DRIE 多是 ICP |
记忆方法很简单：刻介质（SiO₂/SiN）需要高能离子打破强化学键，用 CCP；刻硅和金属追求高速率，用 ICP。 一座先进逻辑厂的刻蚀机台数量通常仅次于光刻，介质刻蚀、硅刻蚀、金属刻蚀各成一族，且一道关键刻蚀往往专用一台机、配专用配方（recipe）。
七、掩模与终点检测：刻到哪里必须停
光刻胶是最直接的掩模，但它扛不住长时间高能轰击——选择比只有几倍，刻厚膜前胶可能就磨穿了。这时改用硬掩模（hard mask）：先在待刻层上做一层耐刻的氮化硅、非晶硅、无定形碳或金属（TiN）薄层，把图形先刻进硬掩模，再以它为盔甲基底刻厚膜。3D NAND 刻几微米深的沟道孔时普遍用无定形碳硬掩模。这就是为什么「一道图形」常常包含两次以上刻蚀：先刻掩模、再刻功能层。
「刻多深停」不能只按时间算——薄膜厚度片内有涨落，过刻（overetch）会伤衬底，欠刻（underetch）会留残膜。生产上用**终点检测（end point detection）**实时盯着：最常用的是 OES 光学发射光谱，在腔体开一个石英观察窗，分析等离子体发光的特征谱线。比如刻氧化硅时反应物里有 CO 特征谱线，氧化硅刻穿、露出下层硅的瞬间，这条谱线强度骤降，系统据此在 1~2 秒内切换到短暂的可控过刻（通常按主刻时间的 10%~20%），既清干净残膜又不伤下层。其他手段还有激光干涉测厚、质谱（RGA）。
晶圆制造工艺系列（10 篇）
- 从沙子到硅片：晶圆制造与拉晶
- 光刻原理：掩模、曝光与分辨率
- EUV 光刻：光源与量产难点
- 本文：刻蚀工艺
- 离子注入与退火激活
- 薄膜沉积：CVD/PVD/ALD 对比
- 氧化层生长与热预算
- 化学机械抛光 CMP 与平坦化
- CMOS 前端制造全流程 FEOL
- 后端互连 BEOL：铜互连与低 K 介质
这一篇在知识体系里的位置
刻蚀是「光刻定义图形」之后的图形转移步骤，理解它的前提是 光刻原理：掩模、曝光与分辨率；掩模版本身的数据从哪里来，可以回看 GDSII 与 OASIS：芯片版图的数据格式。刻蚀经常和沉积成对出现——先 薄膜沉积：CVD/PVD/ALD 对比 长出一层，再刻出图形；刻完之后的去胶清洗、以及离子注入后的残留处理，则和清洗工艺衔接。整体工序顺序建议对照 芯片制造的核心工艺：从晶圆到芯片 建立全局感。
总结
刻蚀工艺把光刻胶上的图形真正转移进下层材料：湿法靠纯化学液体，选择比高但各向同性，只适合清洗和剥除；干法靠等离子体，用垂直离子轰击的物理作用叠加自由基化学反应实现各向异性，并以侧壁钝化（Bosch 工艺交替沉积/刻蚀，代价是扇贝纹）刻出高深宽比结构；工艺好坏看速率、选择比、均匀性、CD 与 ARDE，介质刻蚀选 CCP、硅与金属刻蚀选 ICP，刻到终点靠 OES 发射光谱精确停车。