动态功耗 vs 静态功耗：一张表分清两种「性格」完全不同的电
更新时间：2026-09-15。本文是「集成电路大类 · 低功耗设计与验证」入门层系统篇第 02 篇。上一篇《功耗从哪来》从 CMOS 反相器推导出了功耗的三个来源；这一篇做一件看似简单、实则决定省电手段成败的事：把动态和静态这两笔账彻底分开。工程上最常见的低级错误，就是拿省动态的手段去对付漏电——结果白做。速览枢纽见《芯片功耗从哪来》。
本文要回答的问题
- 动态功耗和静态功耗最本质的区别是什么？
- 为什么「把时钟关掉」省不了待机漏电？
- 同一颗芯片满载和待机时，两笔账的占比为什么会反转？
- 什么是「待机电流 / quiescent current」，为什么它是电池设备的生命线？
- 面对一个具体的功耗问题，怎么快速判断该用哪类手段？
一、一句话抓住本质：一笔「干活才花」，一笔「活着就交」
- 动态功耗（dynamic power）：电路在翻转、计算、搬运数据时才产生的电。不翻转就几乎没有。它是「干活才花」的钱。
- 静态功耗（static / leakage power）：电路只要上电、哪怕什么都不算、时钟都停了，也照样要流的电。它是「活着就得交」的租。
这个区别决定了后面所有的工程判断。先把两者的构成和来源钉死：
二、动态功耗：随「翻转」而生
动态功耗的主体是上一篇推导的开关功耗 P_switch = α·C·V²·f，再加翻转过渡瞬间 PMOS/NMOS 短暂同时导通的短路功耗。它有几个鲜明性格：
- 与频率成正比：时钟跑越快、每秒翻转次数越多，动态功耗线性上升；时钟停了（f 的有效翻转归零），开关功耗基本消失。
- 与活动率 α 成正比：同样的频率，数据不变化、模块被使能关闭，α 趋近 0，就不耗电。这是时钟门控、操作数隔离能省电的根本原因。
- 与电压成平方关系：电压是动态功耗最强的杠杆。
- 与负载电容 C 有关：驱动的门越多、线越长，每次翻转充放电的电荷越多。
工程含义：动态功耗是「可通过活动管理快速控制」的。让闲着的模块不翻转（时钟门控）、轻载时降频降压（DVFS）、消除总线上的无意义翻转和毛刺，省的都是这一笔。它也是与「性能」直接冲突的那一笔——想算得快（高频、高 α），动态功耗就高。
三、静态功耗：随「上电」而在，与翻转无关
静态功耗的主体是漏电流（P_leak = I_leak·V）。它的性格几乎和动态功耗相反：
- 与频率无关：时钟停了、模块不工作，漏电照样流。所以待机、深睡时它不但不消失，反而成了主导。
- 随工艺缩小而恶化：为了在低电压下保持速度，先进工艺降低晶体管阈值电压 Vth，导致关断态的亚阈值漏电上升；栅氧变薄又带来栅极隧穿漏电。节点越先进，这笔账越头疼。
- 随温度指数上升：亚阈值漏电对温度极敏感，温度升高漏电显著增大，形成与发热的正反馈。
- 随电压、阈值、偏置变化：提高 Vth（用 HVT 高阈值单元）、加反向体偏置、降低电压都能压漏电，但通常要拿速度或复杂度换。
工程含义：时钟门控、降频对漏电完全无效——时钟都关了，电还是从「关不严的晶体管」里漏掉。要真正消灭一块电路的漏电，只有把它的电源彻底切断（电源门控 power gating）；在不切断的前提下，则靠高阈值单元、多阈值库混用、体偏置、近阈值设计来压低。这正是《低功耗设计直觉》里「关时钟 vs 断电源」之分的物理根据。
四、一张决策对照表
| 维度 | 动态功耗 | 静态/漏电功耗 |
|---|---|---|
| 产生条件 | 信号翻转、计算、搬运数据 | 只要上电就有 |
| 与频率关系 | 正比（f） | 无关，停钟仍在 |
| 与活动率 α | 正比 | 无关 |
| 与电压关系 | 平方（V²） | 随 V、Vth、温度变化 |
| 与工艺节点 | 单管 C 变小，但规模↑ | 越先进（Vth 越低）越严重 |
| 与温度 | 间接 | 强正相关，指数上升 |
| 满载时 | 占主导 | 占比相对小 |
| 待机/深睡时 | 趋近 0（若已门控） | 占主导 |
| 时钟门控 | 有效（止翻转） | 无效 |
| 降频 / DVFS 降压 | 有效 | 降压有点用，降频无用 |
| 电源门控（断电） | 有效 | 唯一能归零的手段 |
| HVT / 体偏置 / 近阈值 | 间接 | 有效（压漏电） |
| 典型场景 | 高性能计算、游戏、推理 | 长待机、深睡、IoT、保持常开域 |
五、占比会「反转」：为什么满载和待机要分别优化
同一颗芯片，两笔账的相对大小不是固定的，而是随工作状态剧烈变化：
- 满载全速时：大量模块高频翻转，动态功耗（α、f 都高）占绝对大头，漏电反而是零头。这时优化重点是动态：DVFS、门控空闲单元、数据通路减少翻转、降低无效时钟。
- 待机 / 深睡时：时钟已门控、动态功耗趋近于零，此时漏电成为总功耗的主要甚至全部来源。对要长时间睡眠的电池设备，决定续航的不再是满载多快，而是睡眠漏了多少电。
这解释了一个常见现象：手机「放着不用」为什么也掉电。待机时 CPU/GPU 早已门控，但只要某些电源域还上电，漏电就一直在；厂商要靠电源门控把不用的大模块整片断电，只留一个极小的「常开岛（always-on domain）」维持 RTC、唤醒检测。常开岛因为永久上电，对漏电最敏感，往往专门用 HVT 单元、跑极低频率。
六、待机电流：电池设备的生命线
在电池产品里，静态漏电常被换算成一个可直接测量、写进规格的量：待机电流 / 静态电流（quiescent current, Iq）——系统或芯片在「不干活、只维持最低功能」时从电源取走的电流。
用一个量级直觉说明它为什么致命：
- 一块常见纽扣电池容量约几十到几百 mAh。若设备睡眠时整体漏电是 10 µA，理论待机可撑数千至上万小时；若漏电是 1 mA（大 100 倍），可能几小时到几天就耗光。
- 所以 IoT 表计、遥控器、可穿戴的规格书会同时给「工作电流（毫安级）」和「关断/睡眠电流（微安甚至纳安级）」两个数。后者由漏电与常开电路决定，往往才是续航的真正瓶颈（绝大多数时间设备都在睡）。
这也带来一条设计纪律：评估电池续航时不能只看满载峰值，必须按「工作时长 × 工作电流 + 睡眠时长 × 睡眠电流」做占空比加权，而睡眠项里几乎全是静态功耗。具体倒推方法见后续《电池与能量预算》功耗预算实战篇。
七、拿到一个功耗问题，先问哪笔账
给一个可操作的判断流程，避免「用错药」：
- 先问发生在什么状态：满载发烫、掉电快，多半是动态问题；放着待机也掉电，多半是漏电问题。
- 动态问题再分：是一直高频高负载（考虑 DVFS、降频降压、任务调度），还是模块空闲却仍在翻转（时钟门控、操作数隔离、消毛刺）。
- 漏电问题再分：能不能整块断电（电源门控，最彻底，但要处理状态保持/隔离/唤醒代价）；不能断电的常开部分，用 HVT、多阈值、体偏置压。
- 警惕直觉陷阱：「我已经把时钟关了为什么还耗电？」——因为你只治了动态，没治漏电；「我降频了为什么待机还是不行？」——同理，待机时 f 本来就用不上。
一句话口诀：动态靠「让它别动 / 让它慢下来」，漏电靠「让它断电 / 让它关得严」。 前者恢复快、代价小；后者省得多，但有状态保持、隔离、上下电延迟等成本。后续《三种省电模式对比》篇会把时钟门控、电源门控、DVFS 的取舍放到一张图里。
这一篇在知识体系里的位置
- 想再看一遍两笔账的物理推导 → 第 01 篇《功耗从哪来》；
- 想看降压为什么要配降频 → 第 03 篇《电压与频率》；
- 想入门第一招省电手段（治动态） → 第 04 篇《时钟门控直觉》；
- 想看断电这招（治漏电）怎么落地、UPF 是什么 → 《低功耗设计直觉》、低功耗设计与 UPF；
- 想看漏电为什么随工艺恶化 → 摩尔定律与工艺节点、逻辑门与晶体管；
- 想在真实激励下量出两笔账各占多少 → DPA 动态功耗分析专题。
总结
一句话总结：芯片功耗要按两种「性格」完全不同的账分别治理——动态功耗是「干活才花」的钱，只在信号翻转时产生（开关功耗 α·C·V²·f 加翻转瞬间短路电流），随频率和活动率上升、对电压是平方关系，时钟门控、DVFS 降压降频、减少翻转都能省，满载时占大头；静态功耗是「活着就交」的租，即晶体管关不彻底的漏电（亚阈值漏电随 Vth 降低和温度升高而增大，加栅氧隧穿），只要上电就存在、与频率无关、先进节点占两三成且待机时反成主导，因此时钟门控和降频对它完全无效，只有电源门控彻底断电能归零、辅以 HVT 高阈值单元/体偏置/近阈值压低；两笔账随满载→深睡而占比反转，电池设备要用「工作电流×工时 + 睡眠电流 Iq×睡时」做占空比加权、微安级待机漏电往往才是纽扣电池续航的生命线；排障时先分清是满载动态问题还是待机漏电问题再选手段，口诀是「动态靠让它别动或慢下来、漏电靠让它断电或关得严」。