薄膜沉积 CVD 与 PVD：化学反应和物理轰击怎样铺出芯片薄膜
芯片不是只在硅片表面刻线，还要把绝缘层、阻挡层和金属层逐层铺上去。薄膜沉积 CVD 与 PVD就是两类基本铺膜办法：CVD 让气体在表面发生化学反应，PVD 用物理过程搬运固体源材料的原子。本篇建立入门直觉，不展开设备型号和配方；更完整的变体、参数与先进节点讨论，可接着读薄膜沉积 CVD 与 PVD 的进阶工艺对比。
本文要回答的问题
- CVD 的化学反应与 PVD 的物理轰击，究竟分别做了什么？
- 为什么深孔侧壁的覆盖能力，会成为两类工艺的重要分界线？
- 温度、可沉积材料和薄膜应力，为什么不能脱离具体工艺单独比较？
- ALD 与 CVD 有什么关系，什么情况下值得用它补位？
- 这些制造差异怎样传导到芯片互连的电阻、电容与可靠性？
一、薄膜沉积 CVD 与 PVD：先分清两种“搬运方式”
可以把晶圆想象成一块已经刻好沟槽和孔洞的地面。CVD 像把反应原料送到现场，让所有能接触气体的表面就地生成固体；PVD 更像从另一个材料源上打出微粒，再把微粒喷到地面。前者关键是“反应在哪里发生”，后者关键是“原子从哪里来、沿什么路径到达”。ALD 则把表面反应拆成受控的交替步骤，用在覆盖和厚度控制要求更苛刻的位置。
这张图的重点不是给三种方法排座次，而是指出它们控制的变量不同。CVD 工程师要管气体输运与表面反应，PVD 工程师要管靶材、等离子体和粒子方向，ALD 工程师还要保证每次吸附都能自限制。所谓“哪种沉积更好”，只有放进材料、结构和后续工序里才有答案。
沉积也不等于热氧化。热氧化消耗衬底中的硅来生成氧化硅；沉积则从外部引入材料，可以在硅、介质或已有金属上形成新层。薄膜铺完后，通常还要经过光刻、刻蚀或平坦化，才变成电路需要的形状。
| 观察角度 | CVD | PVD |
|---|---|---|
| 材料起点 | 含目标元素的气态前驱体 | 固体靶材或蒸发源 |
| 成膜事件 | 表面反应生成固态产物 | 到达表面的原子凝结成膜 |
| 需要特别关注 | 反应是否只发生在合适的位置 | 粒子能否到达侧壁与孔底 |
| 典型直觉 | “在表面长出来” | “向表面喷过去” |
二、CVD：让气体把元素送来，在表面完成反应
CVD 是化学气相沉积（Chemical Vapor Deposition）。前驱体气体进入反应腔后，先到达并吸附在晶圆表面，再借助热能或等离子体提供的活化条件发生反应。目标固态产物留在表面，不需要的气态副产物脱附并被抽走。氧化硅、氮化硅、多晶硅以及部分金属，都可以由不同 CVD 体系制备。
沿图向下看，CVD 不是“气体碰到晶圆就变成膜”这么简单。气体供应、吸附、表面迁移、反应和副产物离开，任何一环受限都会改变生长速度与膜质。孔口若反应过快，材料会优先堆在入口；孔底得不到足够反应物，后续填充就可能留下缝隙。因此“CVD 覆盖通常好于 PVD”是相对趋势，不是无限深孔也能轻松填满的承诺。
温度在这里承担两项工作：既要让反应以合适速度进行，也会影响膜的致密程度、杂质和应力。热 CVD 依赖较高温度；等离子体增强化学气相沉积（PECVD）用等离子体帮助反应，使一些薄膜能在较低晶圆温度下制备。不过，低温并不自动等于高质量，反应不完全留下的键和杂质仍需通过配方控制。
三、PVD：从靶材打出原子，再把它们送到晶圆
PVD 是物理气相沉积（Physical Vapor Deposition）。溅射是常见形式：真空腔内的氩离子受电场加速，轰击金属靶材，把靶原子撞出；这些原子穿过腔体，在晶圆表面凝结。蒸镀则通过加热让源材料蒸发，同样属于物理搬运，而不是靠前驱体在晶圆上生成新化合物。
这张图里最值得关注的是“近似视线输运”。平放且正对靶材的表面容易接收原子，竖直侧壁则要看粒子来流方向；深孔底部还会被孔口遮挡。孔口先变厚后，遮挡进一步加重，这就是 PVD 在高深宽比结构中容易遇到覆盖薄、悬垂甚至封口的原因。
PVD 擅长金属及合金薄膜，例如互连中的黏附层、阻挡层候选材料和电镀前的金属种籽层。种籽层的作用是为后续电镀提供连续导电起点，但电镀本身不属于 PVD。读到“铜互连用 PVD”时，应继续追问它指种籽层还是整根铜线，避免把两段工艺混成一步。
PVD 腔体也不会天然保持低温。等离子体、粒子能量和沉积过程都可能使晶圆升温，只是其热负荷与高温热 CVD 的来源、可控方式不同。工程上应看整套工艺对晶圆实际温度和热历史的影响，而不是只按工艺名称判断冷热。
四、把台阶覆盖、温度、材料与应力放在一起比较
四个维度经常互相牵制。为了更致密的膜而提高温度，可能碰到后端互连的热预算；为了加快沉积而调整反应条件，可能让孔口更快封闭；为了改善覆盖而减薄层，又可能削弱阻挡能力。下表给出常见趋势，具体结果仍取决于设备、前驱体、结构与配方。
| 对比维度 | CVD | PVD | 选择时要追问什么 |
|---|---|---|---|
| 基本机制 | 气相前驱体参与表面化学反应 | 靶材或蒸发源提供原子，物理输运后凝结 | 固态膜的元素从哪里来 |
| 常见能量来源 | 热能或等离子体活化 | 电场加速离子，或加热蒸发源 | 能量主要用来促反应还是搬材料 |
| 典型材料 | 氧化硅、氮化硅、多晶硅、部分金属 | 金属、合金，也可覆盖部分其他材料 | 是否有稳定、合适的材料源与工艺体系 |
| 薄膜成分 | 由反应路径和配比共同决定 | 通常较接近源材料，也受残余气体影响 | 杂质和化学计量比是否满足要求 |
| 气态副产物 | 通常存在，需要脱附和排出 | 不靠同类表面反应生成目标膜 | 副产物是否影响孔内输运或留下杂质 |
| 平面均匀性 | 受气流、温度与表面反应均匀性影响 | 受靶材侵蚀、几何与粒子分布影响 | 整片和片间控制是否稳定 |
| 台阶覆盖 | 通常较好，受输运与反应速度限制 | 常受视线效应限制 | 最薄的侧壁或孔底是否仍连续 |
| 高深宽比结构 | 仍可能出现孔口优先生长和空洞 | 孔底与侧壁覆盖更困难 | 不能只给平面厚度，要看孔内剖面 |
| 厚度控制 | 结合时间、流量、温度和反应条件 | 结合时间、功率与几何条件 | 超薄连续层是否容易控制 |
| 晶圆温度 | 热 CVD 较高，PECVD 可降低反应温度需求 | 不依赖高温促反应，但晶圆仍会受热 | 已有器件和金属能否承受完整热历史 |
| 薄膜致密度 | 与反应完全程度、温度和等离子体有关 | 与粒子能量、气压和成核长大有关 | 致密度是否同时改变电学与机械性质 |
| 本征应力来源 | 成键、杂质、微结构及沉积条件 | 原子轰击、成核长大和微结构 | 拉应力或压应力是否导致翘曲、开裂 |
| 热应力 | 膜与衬底热膨胀不同，降温后产生 | 同样存在 | 应力不能只归因于沉积机制 |
| 典型强项 | 介质层、较均匀的覆盖与批量成膜 | 金属层、较直接的成分与物理沉积路径 | 材料与结构是否正落在强项上 |
| 典型短板 | 高深结构仍可能输运受限，热预算需管理 | 深孔覆盖受方向性制约 | 短板能否通过其他工艺或结构补偿 |
| 互连中的角色 | 层间介质、部分阻挡或填充相关薄膜 | 黏附层、阻挡层候选、金属种籽层 | 膜层之后是否还有电镀、刻蚀或抛光 |
台阶覆盖可以用一个直观比例理解：以平面顶部的膜厚为参照，看侧壁或孔底最薄处还剩多少。它不是只描述“有没有膜”，还关心薄膜是否连续。种籽层太薄且断续，后续电镀可能起步不均；阻挡层若在某处断开，即使平均厚度看起来合适，局部仍可能成为可靠性弱点。
应力也不能背成“CVD 永远拉、PVD 永远压”。本征应力来自成膜时形成的微结构，热应力来自薄膜与衬底热膨胀不同。某些 PVD 条件下，高能粒子持续撞击生长表面，会产生类似“原子锤实”的效果，使膜倾向压应力；改变气压、功率和温度，结果又可能变化。判断应力的依据是具体膜层和工艺条件，而不是缩写。
五、ALD 何时补位：不是更快，而是让表面反应学会“停下来”
原子层沉积（Atomic Layer Deposition，ALD）可视为一种特殊的化学气相沉积思路。它把连续供气改成前驱体交替进入，中间加入吹扫。理想情况下，每种前驱体与表面的可用位点反应，位点占满后就停止，不会随着继续供气无限增厚。于是厚度更多由循环次数控制，气体能到达的侧壁和孔底也更容易获得相近覆盖。
| 当问题变成这样 | ALD 为什么值得考虑 | 不能忽略什么 |
|---|---|---|
| 超薄层必须连续且厚度高度一致 | 自限制反应有利于按循环控制生长 | 成核阶段和不同表面仍需验证 |
| 深孔、侧壁与复杂三维表面都要覆盖 | 化学吸附不像 PVD 那样强依赖视线 | 前驱体仍要能输运并排出副产物 |
| 阻挡层或高介电常数层不允许局部薄弱 | 覆盖与厚度控制有助于守住关键界面 | 前驱体、界面和杂质同样影响结果 |
| 只是要铺较厚的普通膜 | 未必值得使用，CVD 或 PVD 可能更合适 | ALD 的节拍与前驱体成本不能忽略 |
因此，ALD 的“补位”不是等 CVD、PVD 完全不能做才上场，而是在覆盖、连续性或厚度控制的价值超过产能与成本代价时上场。它也没有取消工艺权衡：自限制窗口、前驱体稳定性、吹扫是否充分以及起始表面的成核行为，都会决定理想机制能否真正实现。
六、从薄膜回到设计：互连看到的是连续层与材料界面
后端互连（BEOL，Back End of Line）是在器件之上构建多层金属连线和通孔的区域。层间介质常由 CVD 类工艺形成，金属种籽层常借助 PVD，关键超薄阻挡层可能引入 ALD；随后还可能经过电镀、退火和化学机械抛光。完整链条可对照后端互连 BEOL：铜互连与低 K 介质。
这些选择会以三种方式回到设计世界。其一，导体与阻挡层的实际截面积影响电阻，孔底覆盖不连续会进一步伤害通孔可靠性。其二，介质膜厚和材料性质影响线间与层间电容，不能只把沉积看成机械填层。其三，多层的应力叠加会引起晶圆翘曲或局部机械问题，进而影响后续制造。设计者通常不直接选择沉积配方，但理解这些来源，才能读懂工艺设计包中的厚度、电阻和可靠性约束，也更能理解CMOS 前端制造全流程 FEOL之后为何还要谨慎管理后端热预算。
这一篇在知识体系里的位置
本篇负责建立“化学反应 versus 物理搬运”的入门坐标，适合放在光刻、刻蚀和互连之前阅读。需要继续研究 LPCVD、PECVD、溅射细节以及高介电常数薄膜时，进入薄膜沉积 CVD 与 PVD、ALD 三大路线对比；需要把膜层串成完整制造链路时，再读后端互连 BEOL：铜互连与低 K 介质。
总结
薄膜沉积 CVD 与 PVD的核心分工，是 CVD 依靠气相前驱体在表面发生化学反应，PVD 依靠轰击或蒸发从源材料搬运原子。这个起点进一步决定了常见差异：CVD 通常更适合介质和较好的台阶覆盖，PVD 擅长金属但更受视线效应限制；温度和应力必须结合具体变体判断，不能由名称直接下结论。面对超薄、高深宽比和严格厚度控制，ALD 用交替自限制反应补位。对芯片互连而言，真正重要的不是方法名称，而是最终得到的连续膜、材料界面、热历史与应力是否共同满足电学和可靠性要求。