IP 选型：build vs buy、硬/软 IP、质量、合同与集成风险
更新时间：2026-09-26。一颗现代 SoC 里，自研电路通常只占模块数量的两三成，CPU/DSP 核、PHY、控制器、接口子系统大量来自第三方。IP（Intellectual Property，知识产权核）的基础概念可先回看 IP 核是什么。IP 决策一旦做错，不是多花钱那么简单——PHY 在目标工艺上调不通、controller 与 PHY 接口对不上、供应商在流片前停止支持，任何一条都足以让整颗芯片错过窗口。这一篇把 IP build vs buy 的决策按标准深度拆开。
本文要回答的问题
- 硬 IP 和软 IP 的差别，为什么直接决定了集成自由度和签核方式？
- 自研、购买商用 IP、取得授权二次开发，三种路径在成本、进度、风险上各自落在什么量级？
- 「IP 质量好」怎么变成可核查的证据：文档、验证环境、硅验证记录分别看什么？
- license、版税、NRE、出口管制这些商业条款，哪些坑要在签字前堵住？
- 关键 IP 和非关键 IP 为什么要执行完全不同的策略？决策清单怎么列？
一、硬 IP 与软 IP：交付形态决定自由度与代价
IP 按交付形态分两类。软 IP（soft IP）以可综合 RTL 交付，用户自己综合、布图、签核，可以改配置、改 RTL，灵活但全部物理责任在用户一方。硬 IP（hard IP）以目标工艺、目标库完成的 GDSII 加时序库、仿真模型交付，面积、功耗、时序已由供应商在特定工艺上收敛，用户拿到的是一块「预制件」，PPA 可预期但不能改，且有严格的摆放与走线约束。介于两者之间的是固 IP（firm IP），交付网表或带布局规划的 RTL，折中但生态较小。
| 维度 | 软 IP（RTL） | 硬 IP（GDSII） |
|---|---|---|
| 交付物 | 可综合 RTL、testbench、文档 | GDS、LEF/LIB、时序/功耗模型、功能模型 |
| PPA | 用户综合后才定，可调 | 供应商已签核，可预期 |
| 可配置/可修改 | 高，可改 RTL | 低，只能在规定参数内配置 |
| 工艺迁移 | 重新综合即可启动（模拟类除外） | 必须供应商重新移植，往往另收费 |
| 物理约束 | 无固定位置 | 固定摆放、禁布区、电源轨道要求 |
| 典型代表 | 总线控制器、加密核、外设 | SerDes/PCIe PHY、DDR/LPDDR PHY、USB PHY |
这张图把两条路径的责任边界画得很清楚：软 IP 的链路长、工作量在用户侧，但每一步都可控；硬 IP 把中间环节压缩掉，代价是它在 floorplan 里是一块不能动的「黑块」——周围电源环、匹配走线、禁布区都要按它的集成手册来，floorplan 基础可回看 floorplan 入门。高速 PHY 几乎只有硬 IP 可选，SerDes 的物理设计门槛见 高速 SerDes 与 PCIe PHY。
二、自研、外购与授权：成本、进度、风险三本账
获取 IP 有三条路。自研（build）投入设计与验证团队数月到数年，掌握全部源码与差异化能力，适合构成产品卖点的核心模块；外购商用 IP（buy）一次性加版税换来即用交付，换取时间但要承担供应商与合同风险；授权（license-in 后二次开发）介于两者之间，拿到源码在其基础上改，常见于 CPU 核的配置扩展、老工艺 IP 的工艺适配。
| 维度 | 自研 | 外购 | 授权二开 |
|---|---|---|---|
| 前期投入 | 团队人力，持续数月至数年 | license/NRE，付款即启动 | 授权费 + 二开团队 |
| 上市时间 | 最长 | 最短 | 居中 |
| 差异化 | 最强 | 与竞品同质 | 可定制 |
| 质量责任 | 完全自负 | 合同约定，硅验证背书 | 供应商只保原样 |
| 隐藏成本 | 验证、文档、长期维护 | 集成、内部再验证 | 合并升级时的回归 |
图里最容易被低估的是汇入底部的「隐性账单」。一个真实量级的经验：复杂商用 IP 的内部集成与再验证工作量，常达到 IP 报价的 0.5 到 2 倍人月，PHY 类更高。自研的隐性账单则在后端——模块做完只是开始，后续每代工艺、每个客户问题都要自己养。芯片整体成本结构可参考 一颗芯片值多少钱。
进度账值得单独算一笔。假设一颗 SoC 的关键路径上有一个 USB3 子系统：自研 controller 加 PHY，从立项到具备集成条件通常要 18 到 30 个月，且第一次流片硅后调通率并不乐观；外购一线供应商组合，商务与尽调 6 到 10 周、集成与内部再验证 3 到 5 个月，差距以「年」计。对消费电子这类窗口期以季度计算的市场，外购多花的钱本质上是在购买「不晚到」。反过来，如果这颗芯片面向工业、规划销售十年，自研摊到漫长出货周期里反而便宜，且不用担心供应商在第五年终止维护。所以同一个模块在不同商业模型下答案相反，脱离出货量和生命周期谈 build vs buy 没有意义。决策前先填三个数字：预计年出货、销售年限、可接受的最晚流片时间，三种路径的总成本曲线在这三个参数下一画便知。
三、IP 质量评估：把「口碑好」换成可核查的证据
尽调（due diligence）的核心是要求供应商拿出证据，而不是听销售陈述。四类材料缺一不可：
| 评估项 | 要看的证据 | 红旗信号 |
|---|---|---|
| 文档 | datasheet、集成手册、时序预算、寄存器手册齐全且版本受控 | 只有简介PPT，细节要「问 FAE」 |
| 验证完整度 | testplan、功能/代码覆盖率报告、断言清单、回归记录 | 拒绝提供任何覆盖率数据 |
| 硅验证 | 同工艺同版本的量产记录、硅后测试报告、errata 清单 | 只在相邻工艺流片过，或无 errata（不真实） |
| 可配置性 | 已验证配置矩阵，你的配置是否在其中 | 你的组合是「新配置」，等于你出钱帮它验 |
这张流程图强调两件事：证据链是递进的，前一环不通过不必浪费后面的时间；评估 license 不是可选项——把 IP 放进自己的 EDA 流程、自己的回归环境跑几周，文档与代码不一致、模型与 RTL 不一致的问题会自己浮出来。安全相关 IP 还要额外核查漏洞响应机制与认证证书，根信任相关内容见 硬件安全根与信任链。
覆盖率数字要会读，而不是只看总数。功能覆盖率 100% 而代码覆盖率只有 92%，先问未覆盖的是哪些分支——落在错误处理与配置边角的没覆盖到，往往说明这些场景从未被激励。更要紧的是交叉覆盖：单个字段都满了，不代表字段组合走过。errata 清单反而是好东西：一份列出十几条已知问题、标注影响版本与规避方法的 errata，说明供应商有真实的缺陷跟踪流程；号称「零 errata」的成熟复杂 IP 基本不现实，要么隐瞒要么没人用。核查时还要问清你买到的版本与硅验证版本的对应关系——硅验证发生在 v3.2，交付你的是 v3.4 改了三处配置逻辑，那三处就没有硅背书，需要在内部验证里重点补偿。
四、商业条款：license、版税与出口管制
报价单上的数字只是合同的一部分，以下每一条都对应真实事故：
- license 类型：单项目（single-use）、单产品线、可复用（multi-use）价格相差数倍；还要区分网侧/终端等应用场景限制。
- 版税（royalty）：按芯片出货量逐颗收取，要写明计价基数、报告义务、审计权，以及量产未达预期时的最低承诺（minimum royalty）。
- NRE：新工艺移植、新配置开发的一次性费用，交付标准必须绑定验收条件而非时间。
- bug 修复与支持：响应时限、流片窗口期现场支持、谁承担 respin 责任与赔偿上限。
- 出口管制：高端 SerDes、加密 IP 可能受出口地管制清单约束，客户在受限地区时整颗芯片连带受限。
- 存续条款：供应商被并购或停产时的源码托管（source code escrow）、长期供货与版本维护承诺。
图里四块共同指向最终风险：任何一块是短板，整份合同的保护就是短板的水平。最常见的偏科是付款条款谈得极细、退出条款一片空白——供应商小团队被收购后核心人员流失，IP 事实上进入维护中止，没有 escrow 条款的用户连自救的源码都拿不到。
五、工艺可移植性、集成与供应商锁定
工艺移植风险按 IP 类型差异巨大。数字软 IP 换工艺主要是重新综合与时序收敛；模拟/混合信号类硬 IP 则几乎等于重新设计，供应商在新工艺上的路线图必须与你的产品路线对齐——你计划两年内迁移到新节点，而该 IP 在该节点没有移植计划，就是选型阶段的一票否决。多 IP 对接是另一个高频事故点：controller 与 PHY 分购时，接口标准（如 USB 3 的 PIPE、DDR 的 DFI）的版本、信号宽度、时钟模式必须逐信号对表，接口背景见 USB3 PIPE 接口 与 LPDDR PHY training。
供应商锁定（vendor lock-in）是长期代价：硬 IP 在 floorplan、PHY 在软件驱动与训练算法上形成的绑定，换供应商往往要动版图、动固件。降低锁定的办法是优先选标准接口、在架构上隔离 IP 相关层、并对关键品类始终保留第二供应商（second source）的接触与预研。
锁定的代价在三代产品之后才看得清楚。第一代选了接口私有的 PHY，软件驱动、参数校准表、眼图测试工具链全部围绕它长出来；第二代换供应商的代价已经不只是 IP 价差，而是驱动重写加版图重做加测试程序重开发，多数团队会选择继续留下，议价权随之逐年下降。架构上低成本的防锁定做法有三个：PHY 与 controller 之间坚持用 PIPE/DFI 这类标准接口而非私有直连；软件侧把 PHY 训练、调参收进独立适配层，主体驱动不碰具体寄存器；版图上让 PHY 所在区域的尺寸、电源规划与主流供应商的常见 footprint 兼容。真正保留第二供应商不需要双份采购，每代产品的架构评审里花半天评估一次备选的移植代价，就足以让锁定保持在可退出的状态。
六、关键 IP 与非关键 IP：分层策略
不是所有 IP 都值得同等深度的尽调，也不是所有模块都该自研。按「业务关键性」和「差异化价值」两个维度分四类：
| 类型 | 特征 | 策略 |
|---|---|---|
| 关键且差异化 | 产品卖点所在，如自研加速核 | 坚决自研或深度授权，团队能力建设在此投入 |
| 关键但非差异化 | PHY、CPU 核、存储接口，错了整机崩 | 选一线供应商硬 IP，重尽调、重合同、留备选 |
| 非关键但差异化 | 小众外设组合 | 软 IP 外购后二开，平衡速度与特色 |
| 非关键非差异化 | UART/I2C/定时器等标准外设 | 直接采购或用成熟开源/聚合包，最小化管理成本 |
分层的意义是把有限的尽调与谈判资源压到右上区域。UART 用两周做尽调、SerDes 只看报价，是把精力投反了的典型。自研 CPU 核还是集成商用核的具体权衡见 RISC-V SoC 集成与自定义核。
七、决策框架与尽调清单
把前面各节收成一份可执行清单，每个候选 IP 过一遍，结论写入风险登记：
| # | 检查项 | 通过标准 |
|---|---|---|
| 1 | 定位分级 | 关键性/差异化归类完成，策略与第六节一致 |
| 2 | 形态匹配 | 硬/软 IP 选择与工艺路线、集成能力匹配 |
| 3 | 工艺路线图 | 供应商在目标节点及下一代节点均有承诺 |
| 4 | 质量证据 | 文档、覆盖率、硅验证、errata 四类材料齐全 |
| 5 | 评估试用 | 评估 license 已在自家流程跑通 |
| 6 | 商务条款 | license/版税/NRE/SLA/escrow/出口管制逐项落地 |
| 7 | 接口对接 | 与相邻 IP 的接口逐信号对表，有联合调试约定 |
| 8 | 备选方案 | 第二供应商已接触，迁移代价已估算 |
| 9 | 进度耦合 | 交付与集成节点进关键路径管理，方法见 进度风险与关键路径 |
| 10 | 硅后支持 | bring-up 阶段支持责任与升级路径明确，参考 硅后 bring-up 与调试 |
清单的使用纪律是「不通过即显式接受风险」：可以带条件放行，但条件和负责人必须写进风险登记，不能口头跳过。
常见坑
- 只比 license 单价，忽略集成、再验证与版税的全生命周期成本。
- 把相邻工艺的硅验证当成目标工艺的证据，模拟类 IP 这两者差别极大。
- controller 与 PHY 分购却没逐信号对接口版本，集成期互相推诿。
- 合同没有 escrow 与 respin 责任条款，供应商变动后无源码、无赔偿。
- 忽略出口管制，芯片销往受限地区时才发现连带受限。
- 对非关键 IP 过度尽调、对关键 IP 草率拍板，精力与风险倒挂。
- 只锁单一供应商且接口私有，二代产品想换栈时被版图和固件双重绑定。
这一篇在知识体系里的位置
- 向上承接：IP 核是什么 给出软/硬 IP 的基础定义，本篇展开成工程决策。
- 成本背景：一颗芯片值多少钱 与 多项目晶圆/MPW 提供 NRE 与流片成本框架。
- 集成对象：高速 SerDes 与 PCIe PHY、HBM 存储接口物理设计、RISC-V SoC 集成与自定义核 是典型外购 IP 的深度展开。
- 风险落地：进度风险与关键路径 管 IP 交付节点，硅后 bring-up 与调试 管 IP 硅后联调。
总结
IP build vs buy 的本质是「时间、成本、可控性」的三方权衡：先按关键性与差异化给 IP 分层定策略，再在硬 IP 的 PPA 确定性与软 IP 的自由度之间选形态，用文档、覆盖率、硅验证、评估试用四重证据验质量，用 license/版税/SLA/escrow/出口管制条款锁责任，用标准接口和第二供应商防锁定——全生命周期算账、清单化尽调、风险显式登记，才算把 IP 选型从「听口碑」变成工程决策。